公开(公告)号：CN109427773A

公开(公告)日：2019-03-05

申请号：CN201710761591.8

申请日：2017-08-30

申请人： 联华电子股份有限公司

发明人： 周玲君 ,  李坤宪

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L21/8234

CPC分类号： H01L29/7848 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823481 ,  H01L27/0605 ,  H01L27/088 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66636

摘要： 本发明公开一种半导体结构及其制造方法。半导体结构包括：基底、多个第一栅极结构、多个第二栅极结构、第一应变区域及第二应变区域。基底具有第一区域与第二区域。第一栅极结构设置在该基底上的该第一区域内。第二栅极结构，设置在该基底上的该第二区域内。第一应变区域形成在该基底中，距离该多个第一栅极结构的相邻一个有第一距离。第二应变区域形成在该基底中，距离该多个第二栅极结构的相邻一个有第二距离，其中该第二距离大于该第一距离。

公开(公告)号：CN104347380B

公开(公告)日：2018-12-14

申请号：CN201410352843.8

申请日：2014-07-23

申请人： 格罗方德半导体公司

发明人： S·梅茨格 ,  D·瑟伯 ,  J·帕兹尔 ,  M·伦斯基

IPC分类号： H01L21/283 ,  H01L21/8244

CPC分类号： H01L21/283 ,  H01L21/268 ,  H01L21/28518 ,  H01L21/823412 ,  H01L21/823418 ,  H01L27/0629 ,  H01L27/1104 ,  H01L29/665 ,  H01L29/7843 ,  H01L29/7847

摘要： 本发明涉及形成包含硅化及非硅化电路组件的半导体结构的方法，提供一种方法，包括：提供包括至少一个第一电路组件和至少一个第二电路组件的半导体结构。该第一电路组件包括第一半导体材料，而该第二电路组件包括第二半导体材料。形成具有内在应力的介电层。该介电层包括在该至少一个第一电路组件上方的第一部分和在该至少一个第二电路组件上方的第二部分。进行第一退火制程。在第一退火制程中，内在应力是至少在该第一半导体材料中通过应力记忆产生。在第一退火制程之后，去除该应力介电层的第一部分。形成金属层，且进行第二退火制程。在第二退火制程中，金属与该第一半导体材料发生化学反应，形成硅化物。该介电层的第二部分实质上防止该第二半导体材料和该金属之间的化学反应产生。

公开(公告)号：CN108735606A

公开(公告)日：2018-11-02

申请号：CN201810356713.X

申请日：2018-04-20

申请人： 超科技公司

发明人： 迈克尔·H·威尔曼

IPC分类号： H01L21/336 ,  H01L21/268 ,  H01L21/8238

CPC分类号： H01L21/823418 ,  G10L15/26 ,  H01L21/02592 ,  H01L21/02675 ,  H01L21/308 ,  H01L21/823431 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851 ,  H04L51/02 ,  H04L51/046 ,  H04L65/403 ,  H01L21/268 ,  H01L29/66742

摘要： 本文公开的方法涉及使用激光退火利用固相外延形成用于鳍式FET的源极和漏极的方法。所公开的方法包括用具有与第一掺杂相反的第二掺杂的掺杂非晶硅(a-Si)或非晶硅锗(a-SiGe)替代具有侧壁和第一掺杂的鳍式FET结构的源极区段和漏极区段的顶部部分，并且延伸高于侧壁。所公开的方法还包括进行a-Si或a-SiGe的亚熔化激光退火以分别形成c-Si或c-SiGe从而限定鳍式FET的源极区和漏极区。去除未转化的a-Si或a-SiGe。如此形成的源极区和漏极区包括延伸超过所述侧壁的顶部的扩展区域部分。

公开(公告)号：CN105489652B

公开(公告)日：2018-09-18

申请号：CN201410484648.0

申请日：2014-09-19

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  张永奎 ,  赵治国 ,  陆智勇 ,  朱慧珑

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC分类号： H01L29/4916 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823468 ,  H01L27/0886 ,  H01L29/1083 ,  H01L29/66492 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

摘要： 一种半导体器件，包括：多个鳍片结构，在衬底上沿第一方向延伸；栅极堆叠结构，在衬底上沿第二方向延伸，跨越多个鳍片结构，其中栅极堆叠结构包括栅极导电层和栅极绝缘层，栅极导电层由掺杂的多晶半导体构成；沟道区，多个鳍片结构中位于栅极堆叠结构下方；源漏区，在多个鳍片结构上、位于栅极堆叠结构沿第一方向两侧。依照本发明的半导体器件及其制造方法，在后栅工艺中对多晶半导体栅极掺杂后与两侧源漏区同步执行退火以驱动掺杂剂均匀分布，能有效提高对于掺杂多晶半导体栅极调节阈值电压的精度，以低成本抑制短沟道效应。

公开(公告)号：CN108428743A

公开(公告)日：2018-08-21

申请号：CN201810163705.3

申请日：2012-12-11

申请人： 台湾积体电路制造股份有限公司

发明人： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC分类号： H01L29/78 ,  H01L21/8234 ,  H01L27/092 ,  H01L29/49 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L21/823418 ,  H01L21/823456 ,  H01L27/0922 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7809 ,  H01L29/7816 ,  H01L29/7835

摘要： 本发明涉及一种具有相对较低电阻的混成栅电极的功率MOSFET器件使得能够具有好的开关性能。在一些实施方式中，功率MOSFET器件具有半导体基体。外延层设置在半导体基体上。控制源电极和漏电极之间的电子流动的混成栅电极设置在延伸进外延层的沟槽内。混成栅电极具有内部区域和外部区域，其中内部区域具有低阻金属和外部区域具有多晶硅材料的；以及设置在内部区域和外部区域之间的势垒区。内部区域的低电阻为混成栅电极提供能够使功率MOSFET器件具有好的开关性能的低电阻。本发明还公开了一种金属/多晶硅栅极沟槽功率MOSFET。

公开(公告)号：CN104752423B

公开(公告)日：2018-08-21

申请号：CN201310754079.2

申请日：2013-12-31

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 汪铭 ,  马千成 ,  程勇 ,  滕丽华

IPC分类号： H01L27/06 ,  H01L27/02 ,  H01L29/78 ,  H01L21/8249 ,  H01L21/336

CPC分类号： H01L21/823418 ,  H01L27/0727 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/872

摘要： 本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件，包括第一掺杂类型的半导体衬底以及位于所述半导体衬底内的LDMOS晶体管和二极管，其中所述半导体衬底与位于其内的第二掺杂类型的阱区形成PN结，所述二极管与所述PN结反向串联。本发明的半导体器件，通过在LDMOS晶体管的漏极一侧形成与半导体衬底和位于其内的第二掺杂类型的阱区构成的PN结反向串联的二极管，可以避免当LDMOS晶体管应用于电感负载模式时产生流向半导体衬底的大电流，提高了半导体器件的性能。本发明的半导体器件的制造方法，用于制造上述半导体器件，制得的器件同样具有上述优点。本发明的电子装置，包括上述半导体器件，同样具有上述优点。

公开(公告)号：CN104978499B

公开(公告)日：2018-08-17

申请号：CN201510164981.8

申请日：2015-04-09

申请人： 英飞凌科技股份有限公司

发明人： B.加梅尔 ,  T.屈内蒙德

IPC分类号： G06F21/10

CPC分类号： H01L23/576 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823475 ,  H01L27/088 ,  H01L2924/0002 ,  H03K3/356104 ,  H03K19/00315 ,  H03K19/094 ,  H01L2924/00

摘要： 本发明涉及用于制造数字电路的方法和数字电路。一种用于制造数字电路的方法被描述，其包括：形成两个场效应晶体管；将场效应晶体管连接，使得响应于预确定输入的数字电路的输出信号在场效应晶体管的阈值电压相等时具有未定义的逻辑状态；以及设定场效应晶体管中的至少一个的阈值电压，使得响应于预确定输入的数字电路的输出信号具有预确定定义的逻辑状态。

公开(公告)号：CN106158969B

公开(公告)日：2018-08-07

申请号：CN201610262462.X

申请日：2016-04-25

申请人： 三星电子株式会社

发明人： 郑钟基 ,  姜明一 ,  金伦楷 ,  李宽钦

IPC分类号： H01L29/78 ,  H01L29/417

CPC分类号： H01L29/0847 ,  H01L21/823418 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/7848 ,  H01L29/7851

摘要： 种半导体器件包括衬底、从所述衬底突出的有源鳍以及布置在所述有源鳍的上表面上的非对称菱形源极/漏极。所述源极/漏极包括第晶体生长部分和第二晶体生长部分,第二晶体生长部分与第晶体生长部分共享个平面,并且第二晶体生长部分的下表面布置在比第晶体生长部分的下表面更低的水平高度上。

公开(公告)号：CN105304630B

公开(公告)日：2018-07-20

申请号：CN201510438446.7

申请日：2015-07-23

申请人： DB ,  HiTek株式会社

发明人： 金东昔 ,  李政官

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L29/423 ,  H01L21/8234 ,  H01L21/336

CPC分类号： H01L27/088 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/26506 ,  H01L21/28211 ,  H01L21/2822 ,  H01L21/28238 ,  H01L21/823418 ,  H01L21/823462 ,  H01L29/42368 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7833 ,  H01L29/7835

摘要： 本发明公开了半导体器件及其制造方法。半导体器件包括衬底以及形成在衬底上的MOS晶体管。MOS晶体管包括在衬底上形成的第一栅极绝缘层，在第一栅极绝缘层的一侧形成并且厚度大于第一栅极绝缘层的第二栅极绝缘层，在第一栅极绝缘层和第二栅极绝缘层上形成的栅极，邻近第一栅极绝缘层的源区，以及邻近第二栅极绝缘层的漏区。

公开(公告)号：CN105097471B

公开(公告)日：2018-07-20

申请号：CN201510200628.0

申请日：2015-04-24

申请人： 台湾积体电路制造股份有限公司

发明人： 林瑀宏 ,  林圣轩 ,  张志维 ,  周友华

IPC分类号： H01L21/28 ,  H01L29/45

CPC分类号： H01L21/76855 ,  H01L21/02175 ,  H01L21/02186 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/02321 ,  H01L21/0234 ,  H01L21/265 ,  H01L21/28 ,  H01L21/285 ,  H01L21/28556 ,  H01L21/28568 ,  H01L21/31105 ,  H01L21/31116 ,  H01L21/3115 ,  H01L21/31155 ,  H01L21/3215 ,  H01L21/4763 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76846 ,  H01L21/76877 ,  H01L21/823418 ,  H01L21/823475 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53257 ,  H01L23/53266 ,  H01L24/02 ,  H01L29/45 ,  H01L29/66568 ,  H01L2224/0231 ,  H01L2224/02372 ,  H01L2224/02379 ,  H01L2224/05008 ,  H01L2224/11 ,  H01L2924/0103 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/05341 ,  H01L2924/0542 ,  H01L2924/0544 ,  H01L2924/1304

摘要： 本文公开了一种形成具有掺杂的金属氧化物中间层的金属与半导体接触件的方法。在半导体衬底的顶面上形成绝缘层，目标区位于半导体衬底的顶面。穿过绝缘层蚀刻开口，开口暴露目标区的部分的顶面。掺杂的金属氧化物中间层在开口中形成并且接触目标区的顶面。用金属插塞填充开口的剩余部分，掺杂的金属氧化物中间层设置在金属插塞和衬底之间。掺杂的金属氧化物中间层由氧化锡、氧化钛或氧化锌中的一种形成并且掺杂有氟。本发明涉及具有掺杂的中间层的金属‑半导体接触件结构。