公开(公告)号：CN106098555B

公开(公告)日：2019-07-19

申请号：CN201510770413.2

申请日：2015-11-12

申请人： 台湾积体电路制造股份有限公司

发明人： 江国诚 ,  刘继文 ,  王志豪

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L27/0924 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/0642 ,  H01L29/165

摘要： 实施例是一种方法，方法包括在衬底上形成第一鳍和第二鳍，第一鳍和第二鳍均包括位于衬底上的第一晶体半导体材料和位于第一晶体半导体材料之上的第二晶体半导体材料。将位于第二鳍中的第一晶体半导体材料转变为介电材料，其中在转变步骤之后，位于第一鳍中的第一晶体半导体材料的至少部分保留未转变的。在第一鳍和第二鳍上方形成栅极结构，以及在栅极结构的相对两侧上形成源极/漏极区。本发明实施例涉及FET及形成FET的方法。

公开(公告)号：CN106340456B

公开(公告)日：2019-07-16

申请号：CN201510793708.1

申请日：2015-11-18

申请人： 台湾积体电路制造股份有限公司

发明人： 陈昭雄 ,  陈豪育 ,  林其渊 ,  赵元舜 ,  李国龙

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC分类号： H01L29/7849 ,  H01L21/02123 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7853

摘要： 在一种制造半导体装置的方法中，形成鳍片结构，包含第一半导体层、置于第一半导体层上的氧化层及置于氧化层上的第二半导体层。形成隔离绝缘层，使得鳍片结构内的第二半导体层突出自隔离绝缘层；而氧化层及第一半导体层则埋于阻隔绝缘层之中。形成第三半导体层于裸露的第二半导体层之上，以形成通道层。藉由此通道层以回复通道宽度，能进行氧化制程以完全形成氧化层，而毋须顾及通道宽度的减小。这使得形成氧化层的制程视窗(process window)变得更广。此外，由于能缩小鳍片结构的宽度(蚀刻制程后)，所以完全形成氧化层的时间可以缩短，因此降低热经历(thermal history)。

公开(公告)号：CN105960697B

公开(公告)日：2019-06-11

申请号：CN201580006451.9

申请日：2015-01-21

申请人： 信越化学工业株式会社

发明人： 田上昭平 ,  菅生道博

IPC分类号： H01L21/02 ,  B32B7/06 ,  B32B27/00 ,  C09J183/04 ,  H01L21/304

CPC分类号： C09J183/04 ,  B32B27/283 ,  C08G77/04 ,  C08G77/12 ,  C08G77/50 ,  C08L83/04 ,  C09J183/10 ,  C09J183/14 ,  C09J2203/326 ,  H01L21/02255 ,  H01L21/304 ,  H01L21/6835 ,  H01L2221/00 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68386 ,  C08L83/00

摘要： 本发明是一种晶片加工体，其是在支撑体上形成有暂时粘合材料层，且在暂时粘合材料层上积层有晶片而成，所述晶片在表面具有电路面且应加工背面，所述晶片加工体的特征在于，所述暂时粘合材料层具备复合暂时粘合材料层，所述复合暂时粘合材料层具有以下三层结构：第一暂时粘合层，可剥离地粘合于所述晶片的表面，由热塑性有机聚硅氧烷聚合物层(A)构成；第二暂时粘合层，可剥离地积层于该第一暂时粘合层，由热固化性硅氧烷改性聚合物层(B)构成；以及，第三暂时粘合层，可剥离地积层于该第二暂时粘合层，并可剥离地粘合于所述支撑体，由热固化性硅氧烷聚合物层(C)构成。由此，提供一种晶片加工用暂时粘合材料、及能够提高薄型晶片的生产率的晶片加工体，所述晶片加工用暂时粘合材料暂时粘合和剥离较容易，且即便在剥离前的薄型晶片被切断的状态下，仍然可以容易地剥离。

公开(公告)号：CN109309123A

公开(公告)日：2019-02-05

申请号：CN201710628502.2

申请日：2017-07-28

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 吕佐文 ,  吴劲苇 ,  詹电针 ,  林哲平 ,  詹书俨

IPC分类号： H01L29/51 ,  H01L21/285

CPC分类号： H01L21/76237 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/764 ,  H01L21/823481 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10891 ,  H01L29/4236 ,  H01L29/511 ,  H01L21/285 ,  H01L29/513

摘要： 本发明公开一种半导体元件及其制作方法。该半导体元件包含有一半导体衬底，具有一栅极沟槽，穿过主动区域及围绕主动区域的一沟槽绝缘区域，其中栅极沟槽显露出主动区域的侧壁及沟槽绝缘结构的侧壁，其中沟槽绝缘结构包含一孔隙；一第一栅极介电层，共形的覆盖住主动区域的侧壁及沟槽绝缘区域的侧壁，其中孔隙被第一栅极介电层填满；一第二栅极介电层，从主动区域的侧壁上生长出来；及一栅极，设于栅极沟槽中。

公开(公告)号：CN108807272A

公开(公告)日：2018-11-13

申请号：CN201810382043.9

申请日：2018-04-26

申请人： 德克萨斯仪器股份有限公司

发明人： B·胡 ,  A·H·卡哈兹-斯耶德 ,  S·阿尔莎德

IPC分类号： H01L21/8234 ,  H01L27/088

CPC分类号： H01L29/1083 ,  H01L21/02164 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02532 ,  H01L21/2253 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/30604 ,  H01L21/31053 ,  H01L21/74 ,  H01L21/76224 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823493 ,  H01L27/088 ,  H01L29/0653 ,  H01L29/66575 ,  H01L21/8234

摘要： 本申请公开了用于N型掩埋层集成的穿过屏蔽层的高剂量锑注入。通过在衬底(104)的顶表面(106)上形成薄屏蔽层(108)来形成具有n型掩埋层(NBL)的微电子器件(100)。锑(114)穿过由注入掩模(110)暴露的屏蔽层(108)被注入到衬底(104)中；注入掩模(110)阻挡锑(114)到NBL区域(112)外侧的衬底(104)。注入掩模(110)被移除，留下屏蔽层(108)在表面(106)上，该屏蔽层在NBL区域(112)上方以及在NBL外侧的区域上方具有相同的厚度。在退火/驱动工艺期间，在NBL区域(112)中以及在NBL区域外侧都形成二氧化硅。在NBL区域(112)中形成稍微多一些的二氧化硅，在该区域中消耗更多的硅并因此形成浅的硅凹槽。在衬底(104)的顶表面(106)上生长外延层。还公开了微电子器件(100)的结构。

公开(公告)号：CN108133935A

公开(公告)日：2018-06-08

申请号：CN201710805628.2

申请日：2017-09-08

申请人： 三星电子株式会社

发明人： 韩升煜 ,  洪守珍 ,  李昱烈

IPC分类号： H01L27/108 ,  H01L27/11

CPC分类号： H01L27/10823 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02233 ,  H01L21/02255 ,  H01L21/28123 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76224 ,  H01L21/76229 ,  H01L21/76804 ,  H01L21/76877 ,  H01L27/10814 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/10897 ,  H01L28/90 ,  H01L29/0649 ,  H01L29/0684 ,  H01L29/4236 ,  H01L27/10829 ,  H01L27/1104

摘要： 公开了一种半导体装置，所述半导体装置可以包括：半导体基底；沟槽隔离层，位于半导体基底上，并且被构造为限定有源区；多衬垫层，位于包括沟槽隔离层的沟槽的内侧壁上。多衬垫层可以包括位于沟槽的内侧壁上的第一衬垫层、位于第一衬垫层上的第二衬垫层以及位于第二衬垫层上的第三衬垫层。

公开(公告)号：CN108054084A

公开(公告)日：2018-05-18

申请号：CN201810011903.8

申请日：2013-06-24

申请人： 英特尔公司

发明人： H·W·田 ,  S·达斯古普塔 ,  M·拉多萨夫列维奇 ,  B·舒金 ,  S·K·加德纳 ,  S·H·宋 ,  R·S·周

IPC分类号： H01L21/02 ,  H01L21/283 ,  H01L21/285 ,  H01L21/84 ,  H01L27/12 ,  H01L29/06 ,  H01L29/20 ,  H01L29/201 ,  H01L29/423 ,  H01L29/66 ,  H01L29/778 ,  H01L29/78 ,  H01L29/80

CPC分类号： H01L29/2003 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/0228 ,  H01L21/0254 ,  H01L21/283 ,  H01L21/28575 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0649 ,  H01L29/201 ,  H01L29/42356 ,  H01L29/66462 ,  H01L29/66795 ,  H01L29/7787 ,  H01L29/78 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/802

摘要： 本发明描述了纳米尺度模板结构上的Ⅲ族‑N晶体管。Ⅲ‑N半导体沟道形成在Ⅲ‑N过渡层上，Ⅲ‑N过渡层形成在诸如鳍状物侧壁的硅模板结构的(111)或(110)表面上。在实施例中，硅鳍状物具有可与Ⅲ‑N外延膜厚度相比拟的宽度，以实现更兼容的晶种层，允许较低的缺陷密度和/或减小的外延膜厚度。在实施例中，过渡层为GaN并且半导体沟道包括铟(In)，以增大半导体沟道的导带与硅鳍状物的导带的偏离。在其它实施例中，鳍状物是牺牲性的并且在晶体管制造期间被去除或氧化，或者通过其它方式被转换成电介质结构。在采用牺牲鳍状物的某些实施例中，Ⅲ‑N过渡层和半导体沟道大体上是纯GaN，允许击穿电压高于存在硅鳍状物的情况下可维持的击穿电压。

公开(公告)号：CN103928316B

公开(公告)日：2018-04-17

申请号：CN201410021187.3

申请日：2014-01-16

申请人： 东京毅力科创株式会社

发明人： 村上博纪 ,  池内俊之 ,  佐藤润 ,  两角友一朗

IPC分类号： H01L21/316

CPC分类号： H01L21/02238 ,  H01L21/02164 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/32105 ,  H01L21/67757

摘要： 本发明涉及硅氧化物膜的成膜方法。该方法具备：(1)在被处理体的作为被处理面的基底上形成硅膜的工序、和(2)将前述硅膜氧化而在前述基底上形成硅氧化物膜的工序；在前述(1)工序和前述(2)工序之间，具备：(3)在将前述硅膜氧化之前，将形成有前述硅膜的前述被处理体暴露于至少包含氧化成分的气氛中的工序。

公开(公告)号：CN107887256A

公开(公告)日：2018-04-06

申请号：CN201710904150.9

申请日：2017-09-29

申请人： 半导体元件工业有限责任公司

发明人： P·A·伯克 ,  J·金布尔 ,  G·M·格利瓦纳

IPC分类号： H01L21/02 ,  H01L21/28

CPC分类号： H01L21/28114 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/26506 ,  H01L21/26533 ,  H01L21/2658 ,  H01L21/26586 ,  H01L21/30604 ,  H01L29/407 ,  H01L29/417 ,  H01L29/42336 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/66825 ,  H01L29/7397 ,  H01L29/7889 ,  H01L21/02107 ,  H01L21/0223 ,  H01L21/02315 ,  H01L29/40114

摘要： 本发明题为：“形成电子器件的方法”。本发明公开了一种形成电子器件的方法，所述方法可包括提供具有第一部分和第二部分的衬底；将含氮物质引入到所述衬底的所述第二部分中；以及将所述衬底暴露于氧化环境，其中与所述第二部分相比，从所述第一部分生长的氧化物更厚。本发明要解决的问题是在无需复杂方法顺序的情况下获得不同的氧化物厚度。本发明实现的技术效果是在相同氧化循环期间在电子器件的不同部分中实现不同的氧化物厚度。

公开(公告)号：CN107533973A

公开(公告)日：2018-01-02

申请号：CN201680022269.7

申请日：2016-02-17

申请人： 图尔库大学

发明人： M·库兹明 ,  P·劳卡宁 ,  Y·穆罕默德 ,  M·图奥米宁 ,  J·达尔 ,  V·图奥米宁 ,  J·米克莱 ,  M·蓬克基宁 ,  K·科科

IPC分类号： H01L21/318 ,  H01L21/316

CPC分类号： H01L21/02164 ,  H01L21/0217 ,  H01L21/02172 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/0223 ,  H01L21/02244 ,  H01L21/02247 ,  H01L21/02255

摘要： 用于在半导体的衬底(1)上形成外部氧化物或外部氮化物层(6)的方法，包括提供具有氧化的或氮化的表面层(3)的半导体衬底(1)；在该氧化的或氮化的表面层上供给外部元素(5)；以及将该氧化的或氮化的表面层(3)保持于升高的温度，从而分别通过初始存在于该氧化的或氮化的表面层(3)中的氧或氮氧化或氮化至少部分该外部元素。