公开(公告)号：CN109148258A

公开(公告)日：2019-01-04

申请号：CN201710455943.7

申请日：2017-06-16

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 黄承栩 ,  李瑞珉 ,  张景翔 ,  陈意维 ,  刘玮鑫 ,  邹世芳

IPC分类号： H01L21/02

CPC分类号： H01L21/02282 ,  H01L21/0206 ,  H01L21/02307 ,  H01L21/02312 ,  H01L21/02323 ,  H01L21/02337 ,  H01L21/76229 ,  H01L21/76237 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/10891 ,  H01L27/10894 ,  H01L27/10897

摘要： 本发明公开一种形成氧化层的方法，其包含有下述步骤。首先，提供一基底。接着，处理基底的一表面，以形成一含氧离子的表面。接续，形成一旋转涂布介电层于基底的含氧离子的表面上。本发明又提供一种形成一氧化层的方法，包含有下述步骤。首先，提供一基底。接着，以过氧化氢处理基底的一表面或者以含氧气体处理基底的一表面，以形成一含氧离子的表面。接续，形成一旋转涂布介电层于基底的含氧离子的表面上。

公开(公告)号：CN108615738A

公开(公告)日：2018-10-02

申请号：CN201710621655.4

申请日：2017-07-26

申请人： 意法半导体(R&D)有限公司

发明人： L·斯塔克

IPC分类号： H01L27/146

CPC分类号： H01L27/1463 ,  H01L21/76224 ,  H01L21/76237 ,  H01L21/763 ,  H01L27/1461 ,  H01L27/14612 ,  H01L27/14643 ,  H01L27/14687 ,  H01L27/14689

摘要： 本公开涉及电荷存储单元以及制造电荷存储单元的方法。一种可用于利用衬底材料中的第一沟槽和第二沟槽来制造电荷存储单元的方法。用掺杂材料填充该第一沟槽。用第二沟槽材料填充该第二沟槽。该方法包括使该掺杂剂从该第一沟槽扩散从而提供与该第一沟槽相邻的掺杂区。移除该第一和第二沟槽中的材料，并且用电容型深沟槽隔离材料填充这些沟槽中的至少一个沟槽以提供电容型深沟槽隔离。

公开(公告)号：CN107887322A

公开(公告)日：2018-04-06

申请号：CN201610875360.5

申请日：2016-09-30

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 禹国宾 ,  徐小平

IPC分类号： H01L21/762 ,  H01L21/8238 ,  H01L29/78

CPC分类号： H01L21/76237 ,  H01L21/823878 ,  H01L29/7843

摘要： 本发明提供了一种隔离结构的形成方法及半导体器件的形成方法，包括：首先，于隔离区的半导体衬底中形成隔离沟槽；接着，至少对所述隔离沟槽靠近有源区一侧的侧壁执行氮化工艺和氧化工艺以形成一氮氧化层。由于所述氮氧化层相对氧化层为拉应力膜，因此其可有效改善NMOS晶体管的沟道载流子的迁移率，从而可使具有NMOS晶体管的半导体器件的性能大大提高。

公开(公告)号：CN102856194B

公开(公告)日：2017-04-12

申请号：CN201210214831.X

申请日：2012-06-26

申请人： 富士电机株式会社

发明人： 荻野正明

IPC分类号： H01L21/331

CPC分类号： H01L29/7395 ,  H01L21/76237 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/402 ,  H01L29/66333

摘要： 本发明要解决的问题是提供制造反向阻断绝缘栅双极晶体管，从而形成隔离层用于弯曲表现出较高反向耐受电压的pn结并将其延伸至前表面侧的方法。本发明的方法确保了反方向上有高耐受电压，并减少了反向偏压条件下的漏电流。本发明的方法包括通过各向异性碱性蚀刻工艺形成锥槽的步骤，进行该各向异性碱性蚀刻工艺可使在一侧主表面与由另一侧主表面形成的锥槽的底部表面之间留有至少60μm厚度的半导体衬底。

公开(公告)号：CN103066127B

公开(公告)日：2016-12-28

申请号：CN201210570406.4

申请日：2010-11-05

申请人： 英飞凌科技股份有限公司

发明人： 乔瓦尼·卡拉布雷塞 ,  多玛格杰·西普拉克 ,  沃尔夫冈·莫尔泽尔 ,  乌韦·霍戴尔

IPC分类号： H01L29/78 ,  H01L29/06

CPC分类号： H01L29/66681 ,  H01L21/02057 ,  H01L21/2236 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/30604 ,  H01L21/324 ,  H01L21/76237 ,  H01L29/0619 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/66659 ,  H01L29/7835

摘要： 本发明公开了半导体器件及其方法，具体而言，涉及一种横向扩散金属氧化物半导体LDMOS）器件和与沟槽隔离相关联的器件、方法和技术。

公开(公告)号：CN103137618B

公开(公告)日：2016-12-21

申请号：CN201210448360.9

申请日：2012-11-09

申请人： 台湾积体电路制造股份有限公司

发明人： 亚历克斯·卡尔尼茨基 ,  姚智文 ,  蔡军 ,  柳瑞兴 ,  段孝勤

IPC分类号： H01L27/02 ,  H01L29/06 ,  H01L21/82

CPC分类号： H01L21/76237 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/76216 ,  H01L21/823456 ,  H01L21/823481 ,  H01L21/82385 ,  H01L21/823878 ,  H01L27/0921 ,  H01L29/1087

摘要： 一种半导体结构，包括：衬底；位于衬底中的第一功率器件和第二功率器件；位于第一和第二功率器件之间的至少一个隔离部件；以及位于衬底中的邻接至少一个隔离部件的俘获部件。本发明提供了局部载流子寿命减少的结构及其形成方法。

公开(公告)号：CN106024697A

公开(公告)日：2016-10-12

申请号：CN201610552850.1

申请日：2016-07-12

申请人： 杭州士兰集成电路有限公司

发明人： 杨彦涛 ,  陶玉美 ,  赵学锋 ,  汤光洪 ,  罗永华

IPC分类号： H01L21/761 ,  H01L21/762

CPC分类号： H01L21/761 ,  H01L21/76237

摘要： 本发明揭示了一种沟槽功率器件及制作方法。本发明提供的一种沟槽功率器件及制作方法，通过在半导体衬底中形成第一沟槽、第二沟槽、第三沟槽，并在所述沟槽的底壁形成第一介质层，在第一沟槽的侧壁形成第二介质层，在第一沟槽的第一介质层上第二介质层之间的填充材料层形成静电隔离结构，进而实现了静电隔离结构设置在半导体衬底中，避免了静电隔离结构高于第二沟槽、第三沟槽的情况，使得半导体衬底表面平整，有效解决由于传统静电隔离结构的不平坦使后续的沉积工艺台阶覆盖能力不佳，特别是光刻出现匀胶不良，曝光异常，台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题，从而实现器件结构，使参数和可靠性满足产品的要求。

公开(公告)号：CN106024696A

公开(公告)日：2016-10-12

申请号：CN201610552844.6

申请日：2016-07-12

申请人： 杭州士兰集成电路有限公司

发明人： 杨彦涛 ,  向璐 ,  王珏 ,  曹俊 ,  吕焕秀

IPC分类号： H01L21/761 ,  H01L21/762

CPC分类号： H01L21/761 ,  H01L21/76237

摘要： 本发明揭示了一种沟槽功率器件及制作方法。本发明提供的一种沟槽功率器件及制作方法，通过在半导体衬底中形成第一沟槽，并将第一阻止层、填充材料层设置于所述第一沟槽中，并在第一沟槽的填充材料层中形成静电隔离结构，进而实现了静电隔离结构设置在半导体衬底中，避免了静电隔离结构高于第二沟槽、第三沟槽的情况，使得半导体衬底表面平整，有效解决由于传统静电隔离结构的不平坦使后续的沉积工艺台阶覆盖能力不佳，特别是光刻出现匀胶不良，曝光异常，台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题，从而实现器件结构，使参数和可靠性满足产品的要求。

公开(公告)号：CN105849910A

公开(公告)日：2016-08-10

申请号：CN201480071339.9

申请日：2014-08-04

申请人： 丰田自动车株式会社

发明人： 斋藤顺 ,  藤原広和 ,  池田知治 ,  渡边行彦 ,  山本敏雅

IPC分类号： H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L29/7813 ,  H01L21/76237 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0649 ,  H01L29/105 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/167 ,  H01L29/42368 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7811

摘要： 本发明提供一种通过使耗尽层在外周区内更高速地伸展，从而能够实现更高的耐压的技术。半导体装置具有形成有绝缘栅型开关元件的元件区和外周区。在外周区内的半导体基板的表面上，形成有第一沟槽和以与第一沟槽隔开间隔的方式配置的第二沟槽。在第一沟槽和第二沟槽内形成有绝缘膜。形成有以从第一沟槽的底面跨及第二沟槽的底面的方式延伸的第二导电型的第四区域。在第四区域的下侧形成有从第三区域连续的第一导电型的第五区域。

公开(公告)号：CN104425352A

公开(公告)日：2015-03-18

申请号：CN201410281306.9

申请日：2014-06-20

申请人： 台湾积体电路制造股份有限公司

发明人： 李兴隆 ,  王怡杰 ,  林宗翰 ,  彭光荣 ,  张澐 ,  郭守文

IPC分类号： H01L21/762

CPC分类号： H01L21/76237 ,  H01L21/02126 ,  H01L21/02271

摘要： 本发明公开了一种具有掺氮的填充介电质的隔离部件以及形成该隔离部件的方法。在一个示例性实施例中，形成隔离部件的方法包括接收具有顶面的衬底。在衬底中蚀刻凹槽，该凹槽从顶面延伸至衬底中。在凹槽内沉积介电质，使得沉积介电质包括在化学汽相沉积工艺过程中引入氮。因此，沉积的介电质包括掺氮的介电质。沉积的介电质可以包括掺氮的氧化硅。在一些实施例中，沉积介电质使掺氮的介电质与凹槽的表面相接触。在又一些实施例中，在凹槽内沉积介电质之前在凹槽内沉积衬垫材料。