-
公开(公告)号：CN119579671A
公开(公告)日：2025-03-07
申请号：CN202311142503.8
申请日：2023-09-05
Applicant: 中芯国际集成电路制造(上海)有限公司
Abstract: 一种目标图形补偿及装置、存储介质、电子设备。所述方法包括：确定拟合窗口；所述拟合窗口为两个以上，各所述拟合窗口的尺寸不同；计算不同所述拟合窗口下的图形密度；获取特征区域对应的关键尺寸负载效应补偿模型；所述特征区域为所述目标图形所在区域；所述拟合窗口大于或等于所述特征区域的尺寸；利用所获取的关键尺寸负载效应补偿模型，结合各所述拟合窗口下的图形密度，计算所述特征区域内图形的关键尺寸负载效应补偿值；利用计算得到的关键尺寸负载效应补偿值，对所述目标图形进行关键尺寸负载效应补偿。采用上述方法，可以提升对复杂图形补偿的准确性。
-
公开(公告)号：CN119562559A
公开(公告)日：2025-03-04
申请号：CN202311120357.9
申请日：2023-08-31
Applicant: 中芯国际集成电路制造(上海)有限公司
Abstract: 一种半导体结构及其形成方法，结构包括：基底，包括第一器件区；沟道层结构，悬置于基底上方，沟道层结构包括一层或多层间隔设置的沟道层；栅极结构，位于基底上，栅极结构横跨沟道层结构并环绕沟道层，其中，位于相邻沟道层之间、以及沟道层与基底之间的栅极结构与沟道层结构构成器件叠层结构；生长层，覆盖第一器件区的器件叠层结构的侧壁；源漏掺杂层，位于栅极结构两侧的基底上，且在第一器件区中，源漏掺杂层覆盖器件叠层结构端部的生长层。本发明有利于提高半导体结构的工作性能。
-
公开(公告)号：CN119545795A
公开(公告)日：2025-02-28
申请号：CN202311100750.1
申请日：2023-08-29
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
Abstract: 一种存储器结构及存储器结构的形成方法，其中结构包括：衬底，衬底包括若干第一区、以及位于相邻第一区之间的第二区，第一区和第二区内具有若干相互分立的有源区，第一区和第二区沿第二方向排布，且有源区横跨第一区和第二区，第一方向和第二方向平行于衬底表面，且第一方向与第二方向垂直；位于第二区内的连接部，连接部位于相邻有源区之间；位于第一区内的存储栅结构，存储栅结构与第二区相邻，且存储栅结构分别位于第二区两侧；位于第二区的有源区上和连接部上的源线结构。所述源线结构位于第二区的有源区之间，且由连接部连接，增大了源线结构的接触面积，减小了接触电阻，进而提升器件结构的性能。
-
公开(公告)号：CN119545794A
公开(公告)日：2025-02-28
申请号：CN202311077727.5
申请日：2023-08-24
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
Inventor： 黄兴凯
Abstract: 一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供基底，所述基底包括衬底；形成凸出于所述衬底的栅极结构；去除所述栅极结构一侧部分厚度的衬底，使所述栅极结构一侧的衬底的顶部表面低于所述栅极结构另一侧的衬底的顶部表面；对所述栅极结构两侧的衬底执行源漏注入工艺，在所述栅极结构一侧的衬底内形成源区，并在所述栅极结构另一侧的衬底内形成漏区。本发明实施例中的技术方案能够提高所形成的半导体结构的性能。
-
公开(公告)号：CN119542290A
公开(公告)日：2025-02-28
申请号：CN202311120353.0
申请日：2023-08-31
Applicant: 中芯国际集成电路制造(上海)有限公司
Inventor： 金吉松
IPC: H01L23/48 , H01L23/482 , H01L23/485 , H01L23/488 , H01L23/498 , H01L21/60
Abstract: 一种封装结构及封装方法，封装结构包括：基板，包括键合面；互连芯片，键合于基板的键合面上，并与基板电连接；器件芯片，包括相背的第一面和第二面，第一面和第二面相互电连接，第一面键合于互连芯片上并与互连芯片电连接；基底层，键合于器件芯片的第二面上。本发明能够实现器件芯片相背的第一面和第二面均与基板电连接，相应通过基板能够实现器件芯片通过第一面和第二面的任一面或双面供电的方案。
-
公开(公告)号：CN119521749A
公开(公告)日：2025-02-25
申请号：CN202311002107.5
申请日：2023-08-09
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
Abstract: 一种半导体结构的形成方法，包括：提供衬底；在衬底内形成阱区，所述阱区内具有第一离子；采用第一气体在预设条件下对所述衬底表面进行冲洗，所述第一气体包括第二离子，所述第二离子与所述第一离子的导电类型相反；采用第一气体在预设条件下对所述衬底表面进行冲洗之后，采用第一外延工艺在衬底表面形成外延层，所述第一外延工艺的反应气体包括第一气体，所述外延层内具有第二离子。所述方法使得外延层的质量得到提升。
-
公开(公告)号：CN119521732A
公开(公告)日：2025-02-25
申请号：CN202311032203.4
申请日：2023-08-15
Applicant: 中芯国际集成电路制造(上海)有限公司
Inventor： 赵猛
Abstract: 一种半导体结构及其形成方法，方法包括：提供基底，所述基底上形成有沟道叠层结构，所述沟道叠层结构包括一个或多个在纵向上依次堆叠设置的沟道叠层，所述沟道叠层包括牺牲层以及位于所述牺牲层上的沟道层，所述基底上形成有横跨所述沟道叠层结构的栅极结构，所述栅极结构覆盖所述沟道叠层结构的部分顶部和部分侧壁；在所述栅极结构两侧的沟道叠层结构和部分基底中形成第一凹槽；在所述第一凹槽露出的基底侧壁形成绝缘层；在所述第一凹槽中形成覆盖所述绝缘层侧壁的源漏掺杂层。绝缘层能够降低源漏掺杂层与后续制程工艺形成的器件栅极结构通过沟道层下方的基底产生泄露电流的概率，从而提高了半导体结构的性能。
-
公开(公告)号：CN119521666A
公开(公告)日：2025-02-25
申请号：CN202311030138.1
申请日：2023-08-15
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
Abstract: 一种半导体结构及其形成方法，其中，形成方法包括：提供初始衬底，所述初始衬底包括若干有源区；刻蚀各有源区以形成衬底，所述衬底包括位于各有源区内的沟道区，各所述沟道区具有至少一个凸起部或至少一个凹陷部或若干凸起部和若干凹陷部的组合；在所述沟道区表面形成存储栅结构，所述凸起部或凹陷部在衬底表面的投影位于所述存储栅结构在衬底表面的投影范围内。所述半导体结构及其形成方法增加了闪存器件的沟道长度，并且优化了器件的擦除效率。
-
公开(公告)号：CN119503372A
公开(公告)日：2025-02-25
申请号：CN202311078169.4
申请日：2023-08-24
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯京城集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
IPC: B65G35/00
Abstract: 一种物料运输系统结构，包括：若干低层轨道，所述低层轨道用于通行运输小车，各所述低层轨道包括第一主轨道以及若干第一支轨道，各所述第一支轨道内具有第一轨道缺口；若干位于低层轨道之上的高层轨道，所述高层轨道用于通行运输小车，各所述高层轨道包括第二主轨道以及若干第二支轨道，各所述第二支轨道内具有第二轨道缺口；若干可移动轨道，所述可移动轨道用于通行或存放运输小车，各可移动轨道位于所述第一轨道缺口处或第二轨道缺口处并与所述低层轨道或高层轨道相连通，且所述可移动轨道在第一轨道缺口与第二轨道缺口之间可移动。所述物料运输系统结构提升了运输轨道的运输效率。
-
公开(公告)号：CN113093469B
公开(公告)日：2025-02-25
申请号：CN202010020264.9
申请日：2020-01-08
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G03F1/36 , G03F7/20 , H01L21/027
Abstract: 一种目标图形的修正方法、掩膜版的制作方法以及半导体结构的形成方法，其中目标图形的修正方法包括：提供目标图形，且所述目标图形沿第一方向延伸；将所述目标图形划分为一个第一中心区以及分别位于所述第一中心区两侧的两个第一边缘区；将各所述第一边缘区的目标图形的边缘分割为若干待补偿边；获取刻蚀偏移模型；根据刻蚀偏移模型对每个待补偿边分别进行第一补偿修正，得到第一补偿边。所述方法有利于提高蚀刻后得到的图形尺寸的均一性。
