半导体器件
    3.
    发明授权

    公开(公告)号:CN106783849B

    公开(公告)日:2019-07-02

    申请号:CN201611034190.4

    申请日:2016-11-16

    发明人: 平林康弘

    IPC分类号: H01L27/06

    摘要: 一种半导体器件,包括半导体基板,所述半导体基板在第一表面上包括第一沟槽以及连结到每个第一沟槽的第二沟槽。所述半导体基板包括:p型端部层,其从第一表面延伸到比每个第一沟槽在第二表面侧的端部更靠近半导体基板的第二表面的位置,并且在第一表面的平面视图中包括每个第一沟槽的纵向端部;第一p型层,其设置在相邻的第一沟槽之间的区域中,并且接触设在第一表面上的第一电极;n型阻挡层;第二p型层。第二沟槽使p型端部层与第一p型层及第二p型层分离。

    具有屏蔽栅的沟槽型IGBT器件
    8.
    发明公开

    公开(公告)号:CN108767001A

    公开(公告)日:2018-11-06

    申请号:CN201810962076.0

    申请日:2018-08-22

    摘要: 本发明涉及一种具有屏蔽栅的沟槽型IGBT器件,其在所述IGBT器件的截面上,元胞内的两个元胞沟槽之间设置第二导电类型注入区;在第一导电类型外延层的上方设置场氧化层以及包裹于所述场氧化层内的屏蔽栅多晶硅,所述屏蔽栅多晶硅位于第二导电类型注入区的正上方,屏蔽栅多晶硅通过场氧化层与第二导电类型注入区绝缘隔离;在元胞沟槽内填充有控制栅多晶硅,所述控制栅多晶硅通过元胞沟槽内的控制栅氧化层与元胞沟槽的侧壁、底壁绝缘隔离,所述控制栅多晶硅还覆盖在场氧化层上,且控制栅多晶硅与场氧化层内的屏蔽栅多晶硅交叠。本发明结构紧凑,提高器件耐压,降低器件的寄生电容,减少开关损耗,安全可靠。