公开(公告)号：CN111081770A

公开(公告)日：2020-04-28

申请号：CN201910967906.3

申请日：2019-10-12

Applicant: 三菱电机株式会社

Inventor： 上马场龙

IPC: H01L29/739 ,  H01L27/07

Abstract: 本发明的目的在于，就在1个半导体衬底同时设置了晶体管区域和二极管区域的半导体装置而言，提供能够在二极管动作时实现良好的电气特性的半导体装置。半导体装置的特征在于，具备在具有正面和背面的半导体衬底设置的IGBT区域和二极管区域，该IGBT区域具备：第2导电型的基极层，其形成于该正面侧；以及第1沟槽部，其贯通该基极层而设置，该第1沟槽部具有：第1栅极电极，其下端与该基极层的下端相比位于上方；第2栅极电极，其设置于该第1栅极电极的正下方；以及绝缘膜，其设置于该第1栅极电极的侧面、该第1栅极电极和该第2栅极电极之间以及与该第2栅极电极接触的位置。

公开(公告)号：CN110400839A

公开(公告)日：2019-11-01

申请号：CN201910317942.5

申请日：2019-04-19

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  高桥彻雄 ,  古川彰彦

IPC: H01L29/739 ,  H01L21/331

Abstract: 本发明的目的在于，在将晶体管区域和二极管区域一起设置于一个半导体衬底之上的半导体装置中，在二极管的恢复动作时实现良好的耐受性。半导体基体(30)在IGBT区域(1)以及二极管区域(2)中具有n-型漂移层(3)，在IGBT区域(1)中具有：p型基极层(4)，其形成于n-型漂移层(3)之上；p+型扩散层(5)以及n+型发射极层(6)，它们选择性地形成于p型基极层(4)之上，与p型基极层(4)相比p型杂质浓度高；以及栅极电极(9)，其隔着栅极绝缘膜(8)与p型基极层(4)相对，在二极管区域(2)中具有形成于n-型漂移层(3)之上的p-型阳极层(19)。p+型扩散层(5)与p-型阳极层(19)相比p型杂质浓度高，p+型扩散层(5)随着接近二极管区域(2)而变浅，且p型杂质浓度变小。

公开(公告)号：CN108735808A

公开(公告)日：2018-11-02

申请号：CN201810359822.7

申请日：2018-04-20

Applicant: 三菱电机株式会社

Inventor： 金田充 ,  高桥彻雄 ,  铃木健司 ,  上马场龙 ,  梅山真理子 ,  西康一

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/4236 ,  H01L29/66348

Abstract: 目的在于提供能够抑制耐压的下降的技术。半导体开关元件具有第1栅极电极和第2栅极电极。第1栅极电极隔着第1栅极绝缘膜配置于第1沟槽内，该第1沟槽从发射极区域的上表面到达半导体层，与发射极区域、基极区域及电荷存储层相交叉。第2栅极电极隔着第2栅极绝缘膜配置于第2沟槽内，该第2沟槽从发射极区域及导电区域的上表面到达半导体层，与发射极区域、基极区域、电荷存储层及导电区域相邻。第2沟槽的深度比第1沟槽的深度浅，且第2沟槽的宽度比第1沟槽的宽度窄。

公开(公告)号：CN108695317A

公开(公告)日：2018-10-23

申请号：CN201810298798.0

申请日：2018-04-04

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  多留谷政良 ,  曾根田真也

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/417 ,  H01L29/739 ,  H01L29/861 ,  H01L21/8249 ,  H01L21/331 ,  H01L21/28

CPC classification number: H01L27/0664 ,  H01L21/76805 ,  H01L21/76843 ,  H01L21/76889 ,  H01L21/76895 ,  H01L23/53266 ,  H01L23/535 ,  H01L27/0727 ,  H01L29/36 ,  H01L29/456 ,  H01L29/66136 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/8613 ,  H02M7/5387 ,  H02P27/06 ,  Y02E10/56 ,  H01L27/0629 ,  H01L21/8249 ,  H01L29/0684 ,  H01L29/401 ,  H01L29/41741 ,  H01L29/6609 ,  H01L29/7398

Abstract: 目的是针对在一个半导体衬底之上同时设置有开关元件区域和二极管区域的半导体装置，实现良好的二极管特性和低成本性。RC‑IGBT(104)具备横跨于晶体管区域(104A)和二极管区域(104B)之上，形成于半导体基体(35)的一个主面之上的第1电极(31)。半导体基体在晶体管区域(104A)，在一个主面(35A)侧具备MOS栅极构造(33)。RC‑IGBT(104)具备：层间绝缘膜(11)，其将MOS栅极构造(33)的栅极电极(7)覆盖，具备将半导体层露出的接触孔(13)；以及阻挡金属(12)，其形成于接触孔(13)内部。第1电极(31)进入至接触孔(13)，经由阻挡金属(12)与MOS栅极构造(33)的半导体层接触，与半导体基体(35)的二极管区域(104B)处的半导体层直接接触。

公开(公告)号：CN116722038A

公开(公告)日：2023-09-08

申请号：CN202310689125.9

申请日：2019-04-19

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  高桥彻雄 ,  古川彰彦

IPC: H01L29/739 ,  H01L21/331

Abstract: 本发明的目的在于，在将晶体管区域和二极管区域一起设置于一个半导体衬底之上的半导体装置中，在二极管的恢复动作时实现良好的耐受性。半导体基体(30)在IGBT区域(1)以及二极管区域(2)中具有n‑型漂移层(3)，在IGBT区域(1)中具有：p型基极层(4)，其形成于n‑型漂移层(3)之上；p+型扩散层(5)以及n+型发射极层(6)，它们选择性地形成于p型基极层(4)之上，与p型基极层(4)相比p型杂质浓度高；以及栅极电极(9)，其隔着栅极绝缘膜(8)与p型基极层(4)相对，在二极管区域(2)中具有形成于n‑型漂移层(3)之上的p‑型阳极层(19)。p+型扩散层(5)与p‑型阳极层(19)相比p型杂质浓度高，p+型扩散层(5)随着接近二极管区域(2)而变浅，且p型杂质浓度变小。

公开(公告)号：CN107949916B

公开(公告)日：2021-07-16

申请号：CN201580082726.7

申请日：2015-08-26

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  深田祐介 ,  上马场龙 ,  梅山真理子 ,  樽崎敦司 ,  多留谷政良

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78

Abstract: 具有：半导体基板；发射极电极，其形成于该半导体基板之上；栅极电极，其形成于该半导体基板之上；第1导电型的源极层，其形成于该半导体基板之上；第2导电型的基极层，其形成于该半导体基板之上；集电极电极，其形成于该半导体基板之下；多个有源沟槽栅，它们形成于该半导体基板的上表面侧，与该栅极电极连接；以及多个伪沟槽栅，它们形成于该半导体基板的上表面侧，未与该栅极电极连接。交替地设置有第1构造和第2构造，该第1构造是大于或等于3个该有源沟槽栅并排的构造，该第2构造是大于或等于3个该伪沟槽栅并排的构造。

公开(公告)号：CN111668212A

公开(公告)日：2020-09-15

申请号：CN202010135495.4

申请日：2020-03-02

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  高桥彻雄 ,  曾根田真也

IPC: H01L27/07 ,  H01L29/78 ,  H01L29/739 ,  H01L29/06

Abstract: 得到具有良好的电气特性，并且抑制了制造成本的半导体装置。半导体装置(10)具有半导体衬底(40)，半导体衬底(40)被分类为IGBT区域(11)、二极管区域(12)、及MOSFET区域(13)。在半导体衬底(40)设置n-型漂移层(50)。漂移层(50)在IGBT区域(11)、二极管区域(12)及MOSFET区域(13)之间共用。就半导体衬底(40)而言，通过在IGBT区域(11)和MOSFET区域(13)之间必然配置二极管区域(12)，从而使IGBT区域(11)与MOSFET区域(13)彼此分离而不相邻。

公开(公告)号：CN107431087A

公开(公告)日：2017-12-01

申请号：CN201580077781.7

申请日：2015-03-13

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  楢崎敦司 ,  上马场龙 ,  深田祐介 ,  中村胜光

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在n型硅衬底(1)的表面形成有p型基极层(2)。在n型硅衬底(1)的背面形成有第一及第二n+型缓冲层(8、9)。第一n+型缓冲层(8)是通过加速电压不同的多次质子注入形成的，具有从n型硅衬底(1)的背面算起的深度不同的多个峰值浓度。第二n+型缓冲层(9)是通过磷注入形成的。从n型硅衬底(1)的背面算起，磷的峰值浓度的位置比质子的峰值浓度的位置浅。磷的峰值浓度比质子的峰值浓度高。在质子的峰值浓度的位置处，质子的浓度比磷的浓度高。

公开(公告)号：CN107275395A

公开(公告)日：2017-10-20

申请号：CN201710220403.0

申请日：2017-04-06

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  高桥彻雄 ,  金田充 ,  上马场龙

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 得到一种能够实现泄漏电流的降低以及断开时的电压振荡的防止、并且改善短路耐量的半导体装置。IGBT具有：p基极层(2)，其形成于n型硅衬底(1)的表面(第1主面)侧，与n型硅衬底(1)相比杂质浓度高；以及深n+缓冲层(8)及浅n+缓冲层(9)，它们形成于n型硅衬底(1)的背面(第2主面)侧，与n型硅衬底(1)相比杂质浓度高。深n+缓冲层(8)遍布n型硅衬底(1)的背面侧的整体而形成。浅n+缓冲层(9)选择性地形成于n型硅衬底(1)的背面侧。浅n+缓冲层(9)与深n+缓冲层(8)相比杂质浓度高，与深n+缓冲层(8)相比从背面起的深度浅。

公开(公告)号：CN112563321B

公开(公告)日：2024-09-20

申请号：CN202010987022.7

申请日：2020-09-18

Applicant: 三菱电机株式会社

Inventor： 曾根田真也 ,  上马场龙 ,  新田哲也

IPC: H01L29/417 ,  H01L29/861 ,  H01L27/06 ,  H01L29/739 ,  H01L21/28 ,  H01L21/8249

Abstract: 本发明涉及半导体装置及其制造方法。目的在于提供一种能够改善恢复损耗以及恢复耐量这两者的技术。半导体装置具有：第2导电型的基极层，其配置于IGBT区域的半导体基板的表面侧；以及第2导电型的阳极层，其配置于二极管区域的半导体基板的表面侧。阳极层包含：第1部分，其具有下端，该下端位于与基极层的下端相同的位置或者与基极层的下端相比位于上方；以及第2部分，其在俯视观察时与第1部分相邻，下端与第1部分的下端相比位于上方。