-
公开(公告)号：CN119108433A
公开(公告)日：2024-12-10
申请号：CN202411598405.X
申请日：2024-11-11
Applicant: 杭州致善微电子科技有限公司
IPC: H01L29/78 , H01L27/07 , H01L29/40 , H01L21/8249
Abstract: 本发明公开了一种基于BCD集成纵向场板DMOS器件及工艺。一种基于BCD集成纵向场板DMOS器件，包括沿竖直方向从下到上依次堆叠的P型衬底和P‑型阱层，所述P‑型阱层分隔成沿水平方向从左向右依次排列的低压区、中压区和高压区。通过对低压区、中压区、高压区的集成，满足200V以内全电压范围的需求。在相对较小芯片面积下，其高压驱动电路可以获得更高的电流密度，更低的导通电阻，并进而实现提高电路的工作效率的目的。同时全电压器件可以进一步扩展本发明下所设计的电路的应用范围。
-
公开(公告)号：CN114242660B
公开(公告)日：2024-12-10
申请号：CN202111230621.5
申请日：2021-10-22
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 韩健
IPC: H01L21/8249 , H01L27/07 , H01L21/027
Abstract: 本发明属于微电子技术领域，公开了一种整流电路制造方法及与之相应的整流、电压变换电路及电源；基于直‑直转换器电路中整流单元的性能优化，改进了一种MOSFET整流单元的制程工艺，并获得了良好的电气特性，在现有结构上集成肖特基整流区域与MOSFET寄生体二极管并联，可取代MOSFET与续流二极管并联结构并获得更低的反向恢复特性，从而减小高频下的导通功耗。此外，本发明在工艺实现过程中不需要额外新增光罩，不增加此类制程成本，使得制程改进可延续性高，利于提升工艺改进的效率。
-
公开(公告)号：CN118919493A
公开(公告)日：2024-11-08
申请号：CN202411002678.3
申请日：2024-07-24
Applicant: 华虹半导体(无锡)有限公司 , 上海华虹宏力半导体制造有限公司
IPC: H01L21/8249 , H01L23/62
Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种BCD芯片制造方法和BCD芯片。其中方法包括：提供第一导电类型半导体衬底；向第一导电类型半导体衬底的上表面注入第二导电类型杂质，在第一导电类型半导体衬底上表面的表层中形成第二导电类型埋层；通过掺杂外延生长工艺在第二导电类型埋层上生长形成第一导电类型外延层；制作形成多个深沟槽隔离结构；深沟槽隔离结构之间制作形成BCD器件，制作形成覆盖在BCD器件上的金属互连层；在金属互连层的上表面键合厚硅基板形成厚晶片结构；对第一导电类型半导体衬底的背面进行减薄；在相邻两个深沟槽隔离结构之间的第一导电类型半导体衬底下表层中制作形成EOS防护器件。
-
公开(公告)号：CN118866901A
公开(公告)日：2024-10-29
申请号：CN202410943504.0
申请日：2024-07-15
Applicant: 大连理工大学
IPC: H01L27/07 , H01L29/778 , H01L21/8249
Abstract: 高耐压低导通电阻双极化超结型氮化镓基双向开关功率器件结构及其制备方法，属于半导体器件技术领域，衬底上面依次外延生长缓冲层、i‑GaN沟道层、势垒层、i‑GaN间隔层、p型半导体层、重掺p型半导体层；源极和漏极均与下方沟道2DEG形成欧姆接触，栅极包括凹栅MIS结构和p型栅结构两种用于形成常关型器件；本发明通过对反并联结构实现双向开关功能中GaN基双向阻断功率开关器件结构的创新，引入双极化超结在低导通电阻情况下实现双向高耐压性能，并采用多沟道结构进一步减小器件导通电阻，同时利用极化超结界面可调极化电荷调控沟道二维电子气浓度，实现超低漏极开启电压和较高电流密度，有助于提升GaN基双向开关的性能。
-
公开(公告)号：CN118553735A
公开(公告)日：2024-08-27
申请号：CN202310181458.0
申请日：2023-02-27
Applicant: 中芯国际集成电路制造(天津)有限公司 , 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/02 , H01L21/8249 , H01L27/07
Abstract: 一种静电放电保护电路、静电放电保护器件及其形成方法，其中，静电放电保护器件包括：衬底，衬底包括第一晶体管区、第二晶体管区、以及三极管区；位于的三极管区内的基极区以及基极区内的发射极掺杂区和集电极掺杂区，发射极掺杂区用于连接输入输出端，集电极掺杂区用于接地；位于第一晶体管区上的至少一个第一栅极、第一源区和第一漏区，第一源区用于连接基极区，第一漏区用于连接输入输出端，第一栅极用于接地；位于第二晶体管区上的至少一个第二栅极、第二源区和第二漏区，第二源区用于连接基极区，第二漏区用于接地，第二栅极用于连接输入输出端。所述静电放电保护电路、静电放电保护器件及其形成方法提升了器件的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN118507534A
公开(公告)日：2024-08-16
申请号：CN202410017902.X
申请日：2024-01-04
Applicant: 华虹半导体(无锡)有限公司
IPC: H01L29/872 , H01L21/8249 , H01L29/06
Abstract: 本申请提供一种基于BCD工艺平台的肖特基二极管结构及其制备方法，其中肖特基二极管结构包括：衬底、第一埋层、第二埋层、外延层、第一深阱、金属层、第一阱区、第二深阱、第二阱区、外围环形阱区、第一环形浅沟槽隔离结构和第二环形浅沟槽隔离结构，其中，第一深阱所在区域为BCD器件的发射区；第二阱区所在区域为BCD的集电区；第一阱区所在区域为BCD的基区；金属层和第一深阱形成金属‑半导体接触的肖特基结。本申请实现一种兼容于BCD工艺平台的新型肖特基二极管结构，降低了漏电流，提高了肖特基二极管的正向电压和击穿电压的片内均匀性，在制作上至少节省了一道漂移区光罩，节约了流片成本，降低了生产成本，简化了制备工艺。
-
-
公开(公告)号：CN116666377B
公开(公告)日：2024-08-06
申请号：CN202310512024.4
申请日：2023-05-08
Applicant: 上海晶岳电子有限公司
IPC: H01L27/02 , H01L21/8249
Abstract: 本发明提供了一种SGT MOS工艺TVS器件及其制造方法，其中TVS器件包括：第一导电类型的衬底和形成在衬底上的同质外延层；元胞区中形成有MOS管，触发区中形成有TVS管，TVS管为二极管结构，二极管的P区和N区通过对硅进行掺杂形成，且P区和N区横向设置；元胞区及元胞区至触发区包括：形成在外延层中的第二导电类型的基区，形成在基区的第一导电类型的源区、第二导电类型的体区，形成在外延层中的相互隔离的第一多晶硅和第二多晶硅；源区构成MOS管的源极，衬底作为MOS管的漏极，第二多晶硅构成MOS管的栅极和栅极结构，栅极结构与MOS管的栅极相连接；元胞区外的第一多晶硅构成栅极电阻，或者栅极电阻由基区构成。
-
公开(公告)号：CN110828456B
公开(公告)日：2024-07-26
申请号：CN201910728973.X
申请日：2019-08-08
Applicant: 英飞凌科技奥地利有限公司
IPC: H01L27/06 , H01L29/06 , H01L29/739 , H01L21/8249
Abstract: 用于在功率器件中减小衬底掺杂剂向外扩散的氧插入的Si层。该半导体器件包括：掺杂的Si基底衬底，形成在掺杂的Si基底衬底的主表面之上的一个或多个器件外延层，扩散阻挡结构，以及形成在扩散阻挡结构上方的栅极。扩散阻挡结构包括Si和氧掺杂Si的交替层，该Si和氧掺杂Si的交替层形成在与掺杂的Si基底衬底的主表面相邻的掺杂的Si基底衬底的上部中、形成在与掺杂的Si基底衬底的主表面相邻的一个或多个器件外延层的下部中、或者形成在被设置在掺杂的Si基底衬底的主表面与一个或多个器件外延层之间的一个或多个附加外延层中。
-
公开(公告)号：CN118335744A
公开(公告)日：2024-07-12
申请号：CN202410386031.9
申请日：2024-04-01
Applicant: 江苏丽隽功率半导体有限公司
IPC: H01L27/07 , H01L29/47 , H01L29/45 , H01L21/8249
Abstract: 本发明公开了一种集成肖特基二极管和SBR的功率器件及制备方法，涉及半导体技术领域，包括半导体基板以及设置于所述半导体基板中心区的有源区，所述有源区包括若干并列分布的沟槽型元胞，对于任一沟槽型元胞，包括集成于沟槽型元胞内的肖特基单元以及SBR单元，所述SBR单元与所述半导体基板上方用于形成第一电极的第一电极金属欧姆接触，以形成SBR；所述肖特基单元与所述半导体基板上方用于形成第一电极的第一电极金属肖特基接触，以形成肖特基二极管；功率器件正向导通时，SBR先于功率器件的体二极管导通；功率器件反向恢复时，肖特基二极管导通。该功率器件降低器件开启电压的同时优化了反向恢复特性，提升了开关性能。
-
-
-
-
-
-
-
-
-
Search Results
637
records
(took 0.01 seconds)
