-
公开(公告)号：CN111223771A
公开(公告)日：2020-06-02
申请号：CN202010162049.2
申请日：2020-03-10
申请人： 江苏丽隽功率半导体有限公司
IPC分类号： H01L21/304 , H01L21/306 , H01L21/324
摘要： 本发明公开了一种垂直型硅基氮化镓功率器件减薄方法，涉及半导体技术领域，该方法在减薄过程中依次经过第一次研磨减薄、第一次背面腐蚀、第二次研磨减薄、快速热退火、第三次研磨减薄荷第二次背面腐蚀，该方法将传统的背面机械研磨分为三次完成，三次研磨减薄采用不同粗糙度的研磨轮以及不同减薄厚度的组合，既能保证减薄速率，又降低了应力，使垂直型硅基氮化镓功率器件不会在减薄过程中碎片，三次研磨减薄过程之间创新的通过背面腐蚀和快速退火降低应力，极大地提升了垂直型硅基氮化镓功率器件的成品率。
-
公开(公告)号：CN106992152A
公开(公告)日：2017-07-28
申请号：CN201611078915.X
申请日：2016-11-30
申请人： 江苏丽隽功率半导体有限公司
IPC分类号： H01L21/822
CPC分类号： H01L21/822
摘要： 本发明公开了一种单晶片制作高压恒流IC方法，将N型单晶片进行单面抛光；进行光刻和淡P型(P‑)扩散处理；将光刻和扩散处理后的单晶片进行淡N型（N‑）掺杂操作；进行栅氧化、多晶沉淀和多晶光刻腐蚀操作；正面浓N型（N+）光刻、掺杂、扩散；进行正面金属淀积、光刻和刻蚀；进行背面注入操作；进行背面减薄、背面注入操作，完成退火和背面金属化，进而完成高压恒流IC的制作，本发明制作的工艺简单，成本更省，产品性能更加可靠；采用单晶片制作高压恒流IC，高电压很容易实现，制作工艺比已有技术简单，成本更省。
-
公开(公告)号：CN106774571A
公开(公告)日：2017-05-31
申请号：CN201611079311.7
申请日：2016-11-30
申请人： 江苏丽隽功率半导体有限公司
IPC分类号： G05F1/56
CPC分类号： G05F1/56
摘要： 本发明公开了一种光耦稳压器，包含反馈稳压电路，所述反馈稳压电路包含第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第一电容和开关电源回授控制电路，其使光耦817和可控精密稳压源431集成在一个封装里，电子元器件功能多元化，集成化，减少了线路元器件数量，增大了板面空间，有利于电源小型化。
-
公开(公告)号：CN108922852B
公开(公告)日：2023-11-17
申请号：CN201811011937.3
申请日：2018-08-31
申请人： 江苏丽隽功率半导体有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/49 , H01L29/51 , H01L29/78
摘要： 本发明公开了一种外延复合栅结构功率器件及其制作方法，涉及半导体技术领域，该制作方法在常规制作方法的基础上进行改进，使得制作得到的功率器件在传统功率器件的基础上采用了外延本征硅、氮氧化硅、氮化硅、氧化硅和半绝缘多晶硅构成的多层复合栅结构，沟道的不同位置用不同结构栅极，通过创新的结构设计和材料匹配降低了器件沟道区的漏电，降低缺陷密度，从而降低了栅极缺陷和寄生电容，提升了制作得到的功率器件的产品性能和可靠性。
-
公开(公告)号：CN108922851B
公开(公告)日：2023-09-29
申请号：CN201811010720.0
申请日：2018-08-31
申请人： 江苏丽隽功率半导体有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L29/06
摘要： 本发明公开了一种带有超结结构的沟槽型VDMOS器件及其制作方法，涉及半导体技术领域，制作方法包括：在第一外延层上生长氧化层掩膜，利用氧化层掩膜的阻挡刻蚀形成第一类沟槽和第二类沟槽，在第一类沟槽中填充氧化物，在第二类沟槽中填充氮化硅，去除氧化层掩膜和氧化物后生长形成第二外延层，第二外延层不仅填满第一类沟槽形成超结结构，还用于在第二类沟槽的侧壁作为沟槽VDMOS器件的体区，在第二类沟槽中形成栅极结构，并制作形成源区、介质层和金属层，从而可以制作得到带有超结结构的沟槽型VDMOS器件，工艺简单、易于实现。
-
公开(公告)号：CN110707151A
公开(公告)日：2020-01-17
申请号：CN201911107435.5
申请日：2019-11-13
申请人： 江苏丽隽功率半导体有限公司
IPC分类号： H01L29/745 , H01L29/749 , H01L21/332
摘要： 本发明公开了一种静电感应晶闸管及其制作方法，涉及半导体技术领域，提供了一种新的静电感应晶闸管的结构，其正面中间为栅极、两侧为阴极，背面为阳极，在其制作过程中，由于裸露在外的P+杂质区域较小，因此杂质自扩散的问题大幅减轻，电阻率的控制更为精准；形成的栅极引出区的纵向结深较深，不需要担心深度不够或者栅极引出区被刻透的问题，刻蚀深度控制难度较低，不容易因此导致器件失效；而且形成的N-沟道的宽度也较宽，且垂直距离更长，其中的杂质分布也更为均匀，这样的结构将具有更佳的沟道控制能力，更大的电流能力；制作方法难度较低，工艺控制较简单，制作得到的静电感应晶闸管的良品率较高且性能更优。
-
公开(公告)号：CN118335744A
公开(公告)日：2024-07-12
申请号：CN202410386031.9
申请日：2024-04-01
申请人： 江苏丽隽功率半导体有限公司
IPC分类号： H01L27/07 , H01L29/47 , H01L29/45 , H01L21/8249
摘要： 本发明公开了一种集成肖特基二极管和SBR的功率器件及制备方法，涉及半导体技术领域，包括半导体基板以及设置于所述半导体基板中心区的有源区，所述有源区包括若干并列分布的沟槽型元胞，对于任一沟槽型元胞，包括集成于沟槽型元胞内的肖特基单元以及SBR单元，所述SBR单元与所述半导体基板上方用于形成第一电极的第一电极金属欧姆接触，以形成SBR；所述肖特基单元与所述半导体基板上方用于形成第一电极的第一电极金属肖特基接触，以形成肖特基二极管；功率器件正向导通时，SBR先于功率器件的体二极管导通；功率器件反向恢复时，肖特基二极管导通。该功率器件降低器件开启电压的同时优化了反向恢复特性，提升了开关性能。
-
公开(公告)号：CN116344534B
公开(公告)日：2023-08-18
申请号：CN202310618496.8
申请日：2023-05-30
申请人： 江苏丽隽功率半导体有限公司
发明人： 范捷
摘要： 本发明涉及一种可抗ESD的沟槽型功率半导体器件及制备方法。其还包括制备于终端保护区内的ESD保护结构，其中，所述ESD保护结构包括ESD保护沟槽单元以及ESD保护多晶硅单元，所述ESD保护多晶硅单元填充于ESD保护沟槽单元内；所述ESD保护多晶硅单元与用于形成功率半导体器件正面第一电极的正面第一电极金属欧姆接触以及用于形成功率半导体器件正面第二电极的正面第二电极金属欧姆接触，以将所述ESD保护多晶硅单元串接在功率半导体器件的正面第一电极与正面第二电极之间。本发明能有效实现ESD保护，与沟槽型功率半导体器件工艺兼容，降低工艺的复杂度以及成本，提高功率半导体器件的稳定性与可靠性。
-
公开(公告)号：CN110534560A
公开(公告)日：2019-12-03
申请号：CN201910869392.8
申请日：2019-09-16
申请人： 江苏丽隽功率半导体有限公司
IPC分类号： H01L29/06 , H01L29/10 , H01L21/335 , H01L29/772
摘要： 本发明公开了一种静电感应晶体管的制造方法，涉及半导体制造领域，包括：在N+衬底上生长N-外延层，在N-外延层的表面进行N+注入；在N+表面生长SIN阻挡层，进行栅槽的光刻刻蚀；在栅槽侧壁及底部生长氧化层，采用各向同性刻蚀的方式对刻蚀底部氧化层；在栅槽内进行P+多晶硅填充，同时采用硼烷对多晶硅进行P型掺杂；对P型多晶硅进行高温扩散，扩散后P型杂质从栅槽底部进入N-外延层中形成P+栅极；通过硅研磨去除表面的多晶硅；漂掉表面的SIN阻挡层；通过LPCVD生长ILD介质层；通过光刻刻蚀ILD介质层形成接触孔，在正面生长金属层，刻蚀形成栅极和源极，在背面生长金属层形成漏极。避免外延反扩散，降低成本。
-
公开(公告)号：CN116344534A
公开(公告)日：2023-06-27
申请号：CN202310618496.8
申请日：2023-05-30
申请人： 江苏丽隽功率半导体有限公司
发明人： 范捷
摘要： 本发明涉及一种可抗ESD的沟槽型功率半导体器件及制备方法。其还包括制备于终端保护区内的ESD保护结构，其中，所述ESD保护结构包括ESD保护沟槽单元以及ESD保护多晶硅单元，所述ESD保护多晶硅单元填充于ESD保护沟槽单元内；所述ESD保护多晶硅单元与用于形成功率半导体器件正面第一电极的正面第一电极金属欧姆接触以及用于形成功率半导体器件正面第二电极的正面第二电极金属欧姆接触，以将所述ESD保护多晶硅单元串接在功率半导体器件的正面第一电极与正面第二电极之间。本发明能有效实现ESD保护，与沟槽型功率半导体器件工艺兼容，降低工艺的复杂度以及成本，提高功率半导体器件的稳定性与可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
43 条记录 (耗时 0.143 秒)
