公开(公告)号：CN118659771B

公开(公告)日：2024-11-12

申请号：CN202411116959.1

申请日：2024-08-14

Applicant: 清华大学

Inventor： 刘佳鹏 ,  曾嵘 ,  吴锦鹏 ,  刘甫承 ,  陈政宇 ,  任春频 ,  余占清 ,  赵彪 ,  庄池杰 ,  屈鲁 ,  兰东升

IPC: H03K17/72 ,  H03K17/081 ,  H01L29/745

Abstract: 本公开提供了一种关断电路、驱动电路、IGCT、电气设备和关断方法，涉及电力电子技术领域。关断电路包括：控制装置，被配置为在第一阶段输出第一控制信号，并在第一阶段之后的第二阶段输出第二控制信号，第一阶段包括门极换流晶闸管的关断阶段中的电压建立阶段的至少一部分阶段，电压建立阶段的至少一部分阶段在关断阶段中的换流阶段之后且与换流阶段相邻；和电压调节电路，被配置为在接收到第一控制信号后，在第一阶段对由第二掺杂区和第一掺杂区形成的PN结施加第一反偏电压，在接收到第二控制信号后，在第二阶段对PN结施加第二反偏电压，第一反偏电压的电压值大于或等于PN结的击穿电压阈值，第二反偏电压的电压值小于PN结的击穿电压阈值。

公开(公告)号：CN117558753A

公开(公告)日：2024-02-13

申请号：CN202311640912.0

申请日：2023-12-01

Applicant: 中国工程物理研究院电子工程研究所

Inventor： 周坤 ,  陶宏 ,  邓思宇 ,  周阳 ,  李俊焘

IPC: H01L29/745 ,  H01L29/06 ,  H01L21/332

Abstract: 本发明公开了一种提高触发阈值的MOS栅控晶闸管器件及制备方法，应用于半导体领域，该器件中N型衬底的元胞区中的部分上表面形成有P型阱区；P型阱区的上表面形成有N型阱区；在N型衬底的上表面中，相邻的N型阱区之间的边缘外侧均设置有P型沟道层，N型阱区靠向外侧设置有P型沟道层的区域覆盖P型阱区；P型沟道层的至少部分侧面与P型阱区的侧面连接，N型衬底的上表面制备有阴极金属和栅氧化层，栅氧化层上侧制备有多晶硅层。本发明在P型阱区的旁侧设置P型沟道层，利用P型沟道层和P型阱区分区掺杂实现对阈值电压和正向通流性能的独立调控设计。新器件通过采取不同的掺杂浓度以实现制备高阈值电压和强瞬态通流能力的器件。

公开(公告)号：CN117242578A

公开(公告)日：2023-12-15

申请号：CN202280032736.X

申请日：2022-05-03

Applicant: 罗丝·泰格兹

Inventor： 罗丝·泰格兹

IPC: H01L29/745

Abstract: 一种用于减少或消除器件中的电流瞬变或电压瞬变的方法，包括：提供所述器件，其中，所述器件包括具有栅极的晶体管；以及控制所述栅极，其中，当存在正电流流动时，将所述栅极关断至非零值，并且其中，当存在负电流流动时，导通所述栅极；以及减少或消除所述器件中的电流瞬变或电压瞬变。

公开(公告)号：CN116825836A

公开(公告)日：2023-09-29

申请号：CN202310953328.4

申请日：2023-07-31

Applicant: 国网智能电网研究院有限公司 ,  株洲中车时代电气股份有限公司

Inventor： 陈芳林 ,  郭雅迪 ,  武思捷 ,  陈勇民

IPC: H01L29/745 ,  H01L29/10

Abstract: 本发明公开了一种门极换流晶闸管，包括：依次设置的第一导电类型导电层、第二导电类型基区以及第一导电类型基区，第二导电类型基区包括位于中心的凸起部和位于凸起部外围的水平部，凸起部贯穿第一导电类型基区；设置在第一导电类型基区内的多个第二导电类型短路发射区，第二导电类型短路发射区背对第一导电类型导电层的第一表面未被第一导电类型基区覆盖；设置在第二导电类型短路发射区第一表面的至少一个放大门极；设置在第一导电类型基区背对第一导电类型导电层的第一表面以及第一导电类型导电层背对第二导电类型基区的第一表面的晶闸管功能层。本发明解决了现有技术中芯片体内最大电场分布在芯片台面终端处，容易引起阻断失效的技术问题。

公开(公告)号：CN116207147A

公开(公告)日：2023-06-02

申请号：CN202210955892.5

申请日：2022-08-10

Applicant: 帕可科技有限公司

Inventor： 保罗·M·摩尔 ,  弗拉迪米尔·罗多夫 ,  理查德·A·布兰查德

IPC: H01L29/745 ,  H01L29/749 ,  H01L29/08

Abstract: 本申请案涉及具有降低的操作电压的npnp分层MOS栅控沟槽装置。将npnp分层开关修改为具有复合阳极结构。代替典型的npnp IGTO装置、晶闸管或IGBT的连续p型底部阳极层，所述复合阳极由具有含有n型半导体材料的间隙的分段p型层形成。所述n型材料在底部阳极电极与纵向npn双极晶体管的n型集电极之间形成多数载流子路径。当带沟槽栅极被加偏压为高时，在所述底部阳极电极与顶部阴极电极之间形成所述多数载流子路径。此电流路径在非常低的操作电压下操作，从略高于0伏起始。高于约1.0伏的操作电压，所述npnp分层开关正常操作且使用再生双极晶体管作用来传导所述电流的绝大多数。所述两个电流路径并联传导。

公开(公告)号：CN114709260A

公开(公告)日：2022-07-05

申请号：CN202210451520.9

申请日：2022-04-26

Applicant: 强华时代(成都)科技有限公司

Inventor： 汪志刚 ,  李雪 ,  黄孝兵

IPC: H01L29/745 ,  H01L29/749 ,  H01L29/06

Abstract: 本发明提供了一种混合型载流子控制器件，属于功率半导体技术领域。包括主要工作单元以及至少一个耗尽型PMOS结构；所述主要工作单元和所述耗尽型PMOS结构分别设置在MOS栅控晶闸管两端；所述主要工作单元包括栅控区以及晶闸管区，所述栅控区、耗尽型PMOS区以及晶闸管区从上而下设置，各所述耗尽型PMOS结构以相邻的形式并列设置。本发明解决了现有栅控晶闸管导通压降与关断损耗折衷关系差、抗电磁干扰能力弱、实用性差的问题。

公开(公告)号：CN114122111A

公开(公告)日：2022-03-01

申请号：CN202210090627.5

申请日：2022-01-26

Applicant: 江苏游隼微电子有限公司

Inventor： 程晨 ,  王彬 ,  徐凯 ,  吴李瑞 ,  张永生

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/74 ,  H01L29/745 ,  H01L21/28 ,  H01L21/332

Abstract: 本发明公开了一种具有寄生二极管的MOS栅控晶闸管及制备方法，在保证结构具有防止静电放电因栅介质击穿导致器件失效的功能前提下，利用沟槽隔离结构将阳极结构与其他结构隔离开，达到了将阳极结构与阴极结构调整制作到晶圆的同一个平面目的，做到了防止在器件背面离子注入形成阳极结构时受到玷污和离子注入过程中对硅片的过度损伤导致降低芯片使用寿命性能的问题。

公开(公告)号：CN113809167A

公开(公告)日：2021-12-17

申请号：CN202110915230.0

申请日：2021-08-10

Applicant: 西安理工大学

Inventor： 王彩琳 ,  杨武华 ,  刘园园 ,  张如亮

IPC: H01L29/745 ,  H01L29/749 ,  H01L29/06 ,  H01L21/332

Abstract: 本发明公开了一种具有隐埋层的BRT，n‑漂移区上部设有p基区及n+阴极区；n‑漂移区上部的p基区的两侧设有与p基区两侧相接触的隐埋层；在隐埋层上方靠外侧设有p++分流区，两侧的p++分流区上表面铝层与n+阴极区上表面铝层连成阴极K；部分n+阴极区、p基区及部分p++分流区上表面共同设有栅氧化层及多晶硅层的栅极G；阴极K与栅极G之间设有磷硅玻璃层；在n‑漂移区下表面依次设有nFS层、p+阳极区和金属化阳极A；该隐埋层选用N型的掺杂层；或者选用隐埋二氧化硅层。本发明还公开了该种具有隐埋层BRT的制造方法。本发明的BRT，有效抑制了电压折回现象，降低了器件通态压降并提高开关速度，从而降低了能耗。

公开(公告)号：CN113555282A

公开(公告)日：2021-10-26

申请号：CN202110659745.9

申请日：2021-06-15

Applicant: 扬州国扬电子有限公司

Inventor： 龚大卫 ,  刘杰 ,  郑泽人 ,  刘剑

IPC: H01L21/332 ,  H01L29/745

Abstract: 本发明公开了一种MOS控制晶闸管的制造方法及MOS控制晶闸管，其中制造方法具体包括如下步骤：S100：采用离子注入工艺在衬底上形成第一JFET区域；S200：在衬底上生长EPI层；S300：采用离子注入工艺在EPI层上形成第二JFET区域；S400：采用扩散工艺使第二JFET区域与第一JFET区域连通；S500：进行栅极、重掺杂N型区、重掺杂P型区及阱区工艺，并完成正面工艺；S600：进行背面缓冲层、背面重掺杂层及漏极工艺，并完成背面工艺。根据上述技术方案的制造方法，简化了工艺流程，增加了工艺窗口，提高了器件的一致性。同时可以缩小JFET区域的横向尺寸，提高器件的性能。

公开(公告)号：CN109346517B

公开(公告)日：2021-06-08

申请号：CN201811363167.9

申请日：2018-11-15

Applicant: 电子科技大学

Inventor： 陈万军 ,  谯彬 ,  高吴昊 ,  张柯楠 ,  夏云 ,  刘超

IPC: H01L29/745

Abstract: 本发明涉及功率半导体技术，特别涉及一种碳化硅MOS栅控晶闸管。本发明对常规碳化硅MCT的阴极区进行改造，通过在P+场截止层下增加一层N‑IEB层，由于N型注入增强缓冲层掺杂浓度较低，提高了该区域内少数载流子寿命及迁移率，从而增大了阴极结构中的少数载流子扩散长度，进而增大了阴极注入效率。且由于在N型衬底与N型注入增强缓冲层之间由于浓度差会产生内建电场，其方向由N型衬底指向N型注入增强缓冲层，阻止少子空穴由N型注入增强缓冲层层向N型衬底扩散，从而降低少子空穴扩散电流，进而也增大了阴极注入效率。