用于研制氮化镓开关和功率放大器的HEMT器件结构及制备方法

    公开(公告)号:CN118969834A

    公开(公告)日:2024-11-15

    申请号:CN202411089232.9

    申请日:2024-08-09

    摘要: 本发明提供一种用于研制氮化镓开关和功率放大器的HEMT器件及制备方法。该HEMT器件包括:衬底、缓冲层,多个组合层、源极、漏极、漏极和钝化层;多个组合层内部设有第一凹槽和第二凹槽;第一凹槽设于多个组合层中最底层的势垒层上方至多个组合层中最顶层的势垒层上方;第二凹槽在第一凹槽靠近漏极的一侧的底部向下延伸至组合层中最底层的势垒层内部;栅极,设于第一凹槽内,且顶面高于多个组合层中最顶层的势垒层上方,栅极的一侧贴在靠近源极的第一凹槽的一侧,栅极的另一侧与靠近源极的第二凹槽的一侧在同一垂直线上。本发明能够提升HEMT器件电流密度、降低器件导通电阻以及改善HEMT器件的耐压性能。

    一种半导体器件及其应用与制造方法

    公开(公告)号:CN113889531B

    公开(公告)日:2024-11-08

    申请号:CN202111424557.4

    申请日:2021-11-26

    发明人: 林信南 石黎梦

    摘要: 本发明公开了一种半导体器件及其应用与制造方法,所述半导体器件包括:衬底;沟道层,设置在所述衬底上;势垒层,设置在所述沟道层上;第一氮化镓层,设置在所述势垒层上,且覆盖所述势垒层;第二氮化镓层,设置在所述第一氮化镓层上;第三氮化镓层,设置在所述第二氮化镓层上;第一漏极,设置在所述第三氮化镓层上;第一源极,设置在所述第三氮化镓层上,且所述第一源极和所述第一漏极之间形成凹部;以及第一栅极,设置在所述势垒层上,且所述第一栅极覆盖所述凹部,以及所述第一源极和所述第一漏极靠近所述凹部的顶部;其中,所述第二氮化镓层和所述第三氮化镓层位于所述源极和所述漏极与所述势垒层之。通过本发明提供的一种半导体器件,可改善集成半导体器件的质量。

    一种位移场耦合的欧姆接触及其制备方法

    公开(公告)号:CN118888576A

    公开(公告)日:2024-11-01

    申请号:CN202410975621.5

    申请日:2024-07-19

    摘要: 本发明公开了一种位移场耦合的欧姆接触及其制备方法,包括:衬底层;依次位于衬底层上的底层栅极、栅介质层、异质结构;多个源极、漏极,均位于异质结构的表面,所有源极、所有漏极分别通过空气桥连接,每个漏极被若干源极环绕;若干TSV通孔,每个TSV通孔贯穿异质结构直至底层栅极,且在TSV通孔内壁设置有TSV介质层、在TSV通孔内设置有互联金属;若干TSV引出栅极,每个TSV引出栅极位于一TSV通孔上,且与该TSV通孔内的互联金属接触;其中,每个源极和漏极的有效宽度,以及相邻源极之间、相邻源极和漏极之间的距离通过麦克斯韦电磁理论而确定。本发明实现了位移场运输方式,使得欧姆接触具备更高的稳定性和可靠性。

    晶体管、晶体管的制备方法及电子设备

    公开(公告)号:CN118866845A

    公开(公告)日:2024-10-29

    申请号:CN202310488328.1

    申请日:2023-04-28

    摘要: 本申请实施例提供一种晶体管、半导体器件封装结构以及电子设备。涉及半导体技术领域。提供可以降低热阻的晶体管的工艺结构和实现方式。晶体管包括衬底,衬底具有相对的第一表面和第二表面,第一表面一侧设置有源层,第二表面一侧设置金属层;还包括贯通衬底和有源层至少一部分的孔,沿衬底至有源层方向,孔包括第一孔段和第二孔段,第一孔段和第二孔段连接处具有连接界面,第一孔段的孔径大于第二孔段的孔径,第一孔段和第二孔段的壁面上均形成有导电层,导电层与金属层电连接;第一孔段和第二孔段内还填充有散热材料,比如,散热材料包括银材料和金刚石材料中的至少一种。通过设置多段孔,并在孔内填充散热材料,以提升对有源层的驱热。

    氮化镓晶体管电路及氮化镓晶体管的制造方法

    公开(公告)号:CN118367912B

    公开(公告)日:2024-10-22

    申请号:CN202410766330.5

    申请日:2024-06-14

    发明人: 沈竞宇 范文琪

    摘要: 本发明涉及一种氮化镓晶体管电路及氮化镓晶体管的制造方法,所述氮化镓晶体管电路包括:氮化镓晶体管,所述氮化镓晶体管的衬底与栅极连接,从而使得衬底电位跟随栅极电位变化;开关管,所述开关管的第一端连接所述氮化镓晶体管的源极,所述开关管的第二端接地;驱动电路,包括自举电容,所述自举电容的第一端连接所述栅极,所述自举电容的第二端连接所述源极;所述驱动电路还包括与所述开关管的受控端连接的第一电压输出端,以及与所述自举电容的第一端连接的第二电压输出端;所述驱动电路通过第一电压输出端控制所述开关管的导通与关断,通过第二电压输出端为所述自举电容提供充电电压。本发明能够保证衬底电位的稳定性。

    一种具有双沟道的增强型氮化镓HEMT器件及其制备方法

    公开(公告)号:CN118800795A

    公开(公告)日:2024-10-18

    申请号:CN202411288697.7

    申请日:2024-09-14

    发明人: 朱虹 管昌雨 陈浩

    摘要: 本申请公开了一种具有双沟道的增强型氮化镓HEMT器件及其制备方法,属于半导体器件技术领域。该器件主要包括:衬底层;缓冲层;P型氮化镓背势垒层,其通过在缓冲层中刻蚀形成第一沟槽,并在所述第一沟槽中淀积氮化镓,以及在氮化镓的淀积后再次淀积缓冲层的材料,使得第一沟槽与所述衬底层表面平齐,从而形成P型氮化镓背势垒,或者通过在缓冲层之上的预定区域上淀积预定厚度的氮化镓形成P型氮化镓背势垒;第一沟道层;第一势垒层;第二沟道层;第二势垒层;钝化层;源极;栅极;漏极。本申请更易得到高耐压的增强型HEMT器件。

    具有扩散阻挡层的半导体装置和其制造方法

    公开(公告)号:CN118800792A

    公开(公告)日:2024-10-18

    申请号:CN202410434203.5

    申请日:2024-04-11

    发明人: 胡杰

    摘要: 一种半导体装置包括:半导体衬底,其具有上表面和沟道;介电层,其设置在所述上表面上方;以及扩散阻挡层,其设置在所述介电层上方。所述扩散阻挡层被图案化以包括多个区段。栅极电极形成于所述半导体衬底上方并且电耦合到所述沟道。漏极开口与所述栅极电极的第一侧在空间上分离。也电耦合到所述沟道的漏极电极包括形成于所述漏极开口内的第一部分,以及上覆于所述扩散阻挡层的区段的第二部分。所述栅极电极与所述漏极电极之间的导电场板包括场板层和所述扩散阻挡层的另一区段。所述漏极电极和所述场板层可由同一导电层的部分形成。