-
公开(公告)号：CN114300359B
公开(公告)日：2025-01-10
申请号：CN202111372202.5
申请日：2021-11-18
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明公开了一种基于欧姆图形化调制多沟道间耦合性的HEMT器件及制备方法，包括：在衬底上依次生长缓冲层、N沟道的势垒沟道复合层、第一势垒层和帽层；N沟道的势垒沟道复合层包括间隔生长的第二势垒层与沟道层；在帽层上根据刻蚀图形和刻蚀占比光刻出欧姆图形化阵列区域，根据欧姆图形化阵列区域刻蚀帽层形成欧姆接触槽阵列；在帽层上光刻出源电、漏电极区域，分别在源、漏电极区域内的帽层上和欧姆接触槽阵列内形成源、漏电极；在帽层、源电极和漏电极上生长钝化层；刻蚀钝化层的中间区域直至帽层形成栅槽；在栅槽内和栅槽两侧的钝化层上形成T型栅电极；在源、漏和T型栅电极上沉积互联金属。本发明可以应用于高频高线性器件。
-
公开(公告)号：CN114843335A
公开(公告)日：2022-08-02
申请号：CN202210205185.4
申请日：2022-03-02
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/08 , H01L21/335 , H01L29/778
Abstract: 本发明公开了一种基于非对称欧姆再生长区域的高线性GaN HEMT器件及其制备方法，采用高极化强度低方阻异质结材料进行器件制备；光刻定义出源极的欧姆再生长区域；在光刻胶的掩蔽下，对源极欧姆再生长区域的氮化物进行刻蚀；外延n+GaN；光刻定义出自终止刻蚀区域；在光刻胶的掩蔽下，对自终止刻蚀区域的n+GaN进行自终止刻蚀；对器件隔离区域再次进行自终止刻蚀以去除未被光刻胶保护区域的表面n+GaN。本发明制备的器件工作电压增加时，源极势垒高度发生降低、势垒厚度发生减薄使得源极再生长台阶(Ledge)与2DEG沟道间发生热电子转移或者隧穿等，使得源极导电通路增加，削弱了由于电流增加导致源极接入电阻的增加，使得GaN HEMT的线性度提升。
-
公开(公告)号：CN114447113A
公开(公告)日：2022-05-06
申请号：CN202111566917.4
申请日：2021-12-20
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/778 , H01L21/335
Abstract: 本发明公开了基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法，所述器件包括：外延基片、源电极区、漏电极区、钝化层、欧姆金属、第二势垒层和栅电极；其中，所述外延基片自下而上包括衬底层、成核层、缓冲层和第一势垒层；所述第一势垒层位于所述缓冲层上方；源电极区和漏电极区位于缓冲层和第一势垒层两侧；所述欧姆金属位于所述源电极区和所述漏电极区的上方；所述钝化层覆盖在所述第一势垒层和所述欧姆金属上，且所述钝化层中间有预设栅槽区域；所述预设栅槽区域的深度等于或大于钝化层深度；所述第一势垒层上包括预设阵列凹槽区域；所述第二势垒层覆盖在所述预设阵列凹槽区域上；所述第二势垒层上覆盖有栅电极。本发明器件具有高电流、高功率输出能力。
-
公开(公告)号：CN114300359A
公开(公告)日：2022-04-08
申请号：CN202111372202.5
申请日：2021-11-18
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L21/335 , H01L29/10 , H01L29/45 , H01L29/778
Abstract: 本发明公开了一种基于欧姆图形化调制多沟道间耦合性的HEMT器件及制备方法，包括：在衬底上依次生长缓冲层、N沟道的势垒沟道复合层、第一势垒层和帽层；N沟道的势垒沟道复合层包括间隔生长的第二势垒层与沟道层；在帽层上根据刻蚀图形和刻蚀占比光刻出欧姆图形化阵列区域，根据欧姆图形化阵列区域刻蚀帽层形成欧姆接触槽阵列；在帽层上光刻出源电、漏电极区域，分别在源、漏电极区域内的帽层上和欧姆接触槽阵列内形成源、漏电极；在帽层、源电极和漏电极上生长钝化层；刻蚀钝化层的中间区域直至帽层形成栅槽；在栅槽内和栅槽两侧的钝化层上形成T型栅电极；在源、漏和T型栅电极上沉积互联金属。本发明可以应用于高频高线性器件。
-
公开(公告)号：CN119945408A
公开(公告)日：2025-05-06
申请号：CN202510017474.5
申请日：2025-01-06
Applicant: 西安电子科技大学
IPC: H03K17/687 , H03K17/693
Abstract: 本发明公开了一种适合宽频带应用的单刀双掷开关电路及电子设备，该单刀双掷开关电路包括：第一微带线Z1、第二微带线Z2、第一开关支路和第二开关支路。本发明采用多个串并联结合模块构成的开关支路，通过输入对应的控制电压，控制各串并联结合模块的栅极，从而控制单刀双掷开关电路的工作状态，在单刀双掷开关电路处于关断状态时，串并联结合模块中的并联部分将泄露信号导入地，实现了高频下隔离度的优化，适用于宽频带场景的应用；进一步地，本发明所设计的串并联结合模块中的有源区串并联宽度组合的晶体管为等效串联晶体管和等效并联晶体管的结合器件，利用该器件实现了一个器件作为电路支节的作用，极大地节约了电路版图面积，降低了成本。
-
Patent Agency Ranking
公开(公告)号：CN110752186B
公开(公告)日：2024-05-24
申请号：CN201811379063.7
申请日：2018-11-19
Applicant: 西安电子科技大学
IPC: H01L21/8252 , H01L27/02
Abstract: 本发明涉及一种基于氮化镓的毫米波过保护电路的制备方法，包括制作正向PIN二极管、反向PIN二极管和GaN基高频器件，并将正向PIN二极管和反向PIN二极管并联后通过金属互联工艺与GaN基高频器件连接，完成基于氮化镓的毫米波过保护电路的制备。本发明实施例，通过采用并联的正向PIN二极管和反向PIN二极管的电路结构，可以实现电路的自我保护；通过采用低电容材料BN，减小了栅漏寄生电容，降低了器件的频率损耗，适用于高频工作环境，满足器件能够承受正反向大功率信号的冲击。
-
公开(公告)号：CN113809154B
公开(公告)日：2024-01-30
申请号：CN202110984118.2
申请日：2021-08-25
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L23/31 , H01L29/66 , H01L29/778
Abstract: 本发明公开了一种氮化物势垒应力调制器件及其制备方法，该方法包括：在衬底层上依次生长成核层、缓冲层、复合沟道层、氮化物势垒层和第一钝化层；刻蚀第一钝化层、氮化物势垒层和复合沟道层形成器件之间的隔离；在氮化物势垒层形成的源电极区域和漏电极区域上形成源电极和漏电极；在第一钝化层上生长第二钝化层；刻蚀第二钝化层、第一钝化层形成栅槽；在栅槽内和部分第二钝化层上形成T型栅电极；刻蚀第二钝化层、第一钝化层形成凹槽；在凹槽内、源电极、漏电极和T型栅电极上生长第三钝化层；刻蚀源电极、漏电极和T型栅电极上的第三钝化层，分别在源电极、漏电极和T型栅电极上沉积互联金属。本发明提高了器件击穿电压，器件性能得到有效提升。
-
公开(公告)号：CN116845064A
公开(公告)日：2023-10-03
申请号：CN202310577513.8
申请日：2023-05-22
Applicant: 西安电子科技大学
IPC: H01L27/07 , H01L29/778 , H01L29/868 , H01L21/329 , H01L21/335
Abstract: 本发明涉及一种漏端采用PIN二极管结构的射频前端一体化器件及制备方法，器件包括从下至上依次层叠设置的衬底层、缓冲层、GaN沟道层、AlGaN势垒层，所述GaN沟道层与所述AlGaN势垒层之间形成二维电子气；垂直设置的PIN二极管结构，所述PIN二极管结构位于所述AlGaN势垒层的一端之上；漏电极，所述漏电极位于所述PIN二极管结构上，当所述漏电极施加直流正电压时，PIN二极管结构呈导通状态，当所述漏电极施加直流负电压，PIN二极管结构呈关断状态。本发明将射频开关和功率放大器通过在漏极处形成垂直的PIN二极管结构的方法，集成在一个器件上，可以极大地减少射频前端器件的数量，芯片面积得到大幅度缩减。
-
公开(公告)号：CN113745324B
公开(公告)日：2023-07-25
申请号：CN202110866200.5
申请日：2021-07-29
Applicant: 西安电子科技大学
IPC: H01L29/423 , H01L29/732 , H01L29/737 , H01L29/76 , H01L21/335 , H01L21/331
Abstract: 本发明涉及一种准垂直结构射频器件及制作方法，该器件包括基区、基极、发射区、第一钝化层、第二钝化层和发射极，其中，发射区和第一钝化层形成第二台阶；第二钝化层覆盖第一钝化层的部分表面以形成靠近第一台阶的第一台面，位于第二台阶上的第二钝化层的表面形成发射极台面；基极的底部贯穿第二钝化层且位于基区上，基极的侧面与第二台阶侧面的第二钝化层接触，基极的顶部位于第一台面上且位于发射极台面上。该器件中基极搭上发射极台面，最大限度缩小了基极与发射极台面间横向距离，降低了基极串联总电阻，实现了晶体管工作性能的提升。
-
公开(公告)号：CN116072544A
公开(公告)日：2023-05-05
申请号：CN202211557992.9
申请日：2022-12-06
Applicant: 西安电子科技大学
IPC: H01L21/335 , H01L29/778 , H01L29/10 , H01L29/20 , H01L29/207 , H01L29/15 , H01L21/306
Abstract: 本发明公开了一种基于阈值电压调控的多异质结GaN HEMT制备方法，包括：在SiC衬底上生长GaN缓冲层及多个周期性排列的、包括GaN沟道层和InAlN势垒层的沟道势垒结构；在表面制备源漏极并在侧面实现器件有源区隔离；在表面沉积钝化层并对栅极位置开孔刻蚀；在栅极位置的开孔处向下刻蚀沟道势垒结构，直至刻蚀周期数使阈值电压调控至预设要求得到凹槽；在凹槽内完成栅极制备得到阈值电压调控后的多异质结GaN HEMT。本发明通过GaN沟道层和InAlN势垒层的厚度设计或附加InAlN势垒层的掺杂浓度设计，并结合沟道势垒结构中各材料的刻蚀配方设计，使刻蚀深度与阈值电压呈现线性变化，能实现阈值电压精准调控。
-
-
-
-
-
-
-
-
-
Search Results
184
records
(took 0.033 seconds)
