公开(公告)号：CN118658876A

公开(公告)日：2024-09-17

申请号：CN202410202510.0

申请日：2024-02-23

Applicant: 三菱电机株式会社

Inventor： 曾根田真也 ,  西康一 ,  小西和也 ,  海老原洪平

IPC: H01L29/739 ,  H01L29/423

Abstract: 本公开的目的在于降低RC‑IGBT的制造成本。RC‑IGBT(201)具备具有单元区域、布线区域(302)以及终端区域(301)的半导体基板(50)。半导体基板(50)在IGBT区域(10)、二极管区域(20)、布线区域(302)以及终端区域(301)内具备设置于漂移层(1)的第一主面(S1)侧的第二导电型的扩散层。扩散层包括：IGBT区域(10)中的基极层(15)、二极管区域(20)中的阳极层(25)、布线区域(302)中的布线阱层(35)、以及终端区域(301)中的终端阱层(31)。基极层(15)的深度小于多个沟槽栅极(11、21、36)的深度，并且为阳极层(25)、布线阱层(35)以及终端阱层(31)的深度以上。

公开(公告)号：CN118053873A

公开(公告)日：2024-05-17

申请号：CN202311494339.7

申请日：2023-11-10

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  小西和也

IPC: H01L27/07 ,  H01L29/739 ,  H01L29/861 ,  H01L29/06

Abstract: 得到能够在具有分裂栅构造的RC‑IGBT中使RRSOA提高的半导体装置。IGBT区域(3)及二极管区域(4)设置于半导体基板(1)。IGBT区域具有：多个有源沟槽(11)，它们是从第一主面(1a)将基极层(8)及发射极层(9)贯通而设置的；栅极电极(12)，其隔着栅极绝缘膜(14)而设置于有源沟槽的内部；以及埋入电极(13)，其隔着栅极绝缘膜而设置于有源沟槽的内部，配置于栅极电极的第二主面(1b)侧。二极管区域具有：第二导电型的阳极层(17)，其设置于漂移层(2)的第一主面侧；多个二极管沟槽(19)，它们从第一主面设置于阳极层；以及二极管电极(20)，其隔着二极管绝缘膜(21)而设置于二极管沟槽的内部。阳极层的深度比二极管沟槽的深度深。

公开(公告)号：CN115692488A

公开(公告)日：2023-02-03

申请号：CN202210863267.8

申请日：2022-07-21

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  曾根田真也 ,  古川彰彦

IPC: H01L29/739 ,  H01L29/40 ,  H01L29/423 ,  H01L21/331

Abstract: 本发明涉及半导体装置及其制造方法。得到具有容易进行开关元件中的栅极电极的电阻值的调整的内置栅极电阻区域的半导体装置。4个内置栅极电阻沟槽(8)全部作为实际使用内置栅极电阻沟槽起作用。4个内置栅极电阻沟槽(8)的每一者的一个端部经由配线用接触部(9L)与栅极配线(3)的配线侧接触区域(30)电连接。另一个端部经由焊盘用接触部(9P)与栅极焊盘(4)的焊盘侧接触区域(40)电连接。在4个内置栅极电阻沟槽(8)的每一者处，配线用接触部(9L)和焊盘用接触部(9P)之间的距离被规定为接触部间距离(Lr)。

公开(公告)号：CN114497200A

公开(公告)日：2022-05-13

申请号：CN202111312118.4

申请日：2021-11-08

Applicant: 三菱电机株式会社

Inventor： 小西和也 ,  西康一 ,  古川彰彦

IPC: H01L29/423 ,  H01L29/739 ,  H01L27/07

Abstract: 本发明的目的在于提供能够使Cgc/Cge的比值变大的半导体元件和半导体装置。特征在于，具有：发射极电极，其形成于半导体基板之上；栅极电极，其形成于该半导体基板之上；第1导电型的漂移层，其形成于该半导体基板之中；第1导电型的源极层，其形成于该半导体基板的上表面侧；第2导电型的基极层，其形成于该半导体基板的上表面侧；集电极电极，其形成于该半导体基板之下；以及2层哑有源沟槽，其在该半导体基板的沟槽的内部，在上层具有不与该栅极电极连接的上层哑部，在下层具有与该栅极电极连接、被绝缘膜覆盖的下层有源部，该下层有源部的长度方向长度比该下层有源部的宽度大。

公开(公告)号：CN114078962A

公开(公告)日：2022-02-22

申请号：CN202110928731.2

申请日：2021-08-13

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  西康一 ,  中村胜光 ,  陈则 ,  田中香次

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 提供具有缓冲层的半导体装置，该缓冲层能够缓和地阻止电压施加时的耗尽层的延伸，并且能够使用低浓度的质子而实现。半导体装置具有：N型漂移层(1)，设置于半导体基板(20)的第1主面与第2主面之间；及N型缓冲层(10)，设置于N型漂移层(1)与第1主面之间，杂质峰值浓度比N型漂移层高。N型缓冲层具有从第1主面侧起依次配置有第1缓冲层(101)、第2缓冲层(102)、第3缓冲层(103)及第4缓冲层(104)的构造。如果将第1缓冲层的杂质峰值位置与第2缓冲层的杂质峰值位置之间的距离设为L12，将第2缓冲层的杂质峰值位置与第3缓冲层的杂质峰值位置之间的距离设为L23，则满足L23/L12≥3.5的关系。

公开(公告)号：CN118016687A

公开(公告)日：2024-05-10

申请号：CN202311456805.2

申请日：2023-11-03

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  新田哲也

IPC: H01L29/06 ,  H01L29/36

Abstract: 一边将在VLD构造的电场缓和层之上配置的电极的宽度保持得宽一边提高半导体装置的耐压。在构成半导体装置的半导体基板(50)形成有第1导电型的漂移层(1)，在末端区域(20)的半导体基板的表层部形成有杂质浓度朝向半导体基板的外侧减少的第2导电型的阱层(2)和作为沟道截断层的第1导电型的发射极层(3)。末端区域具有：缓和区域(21)，阱层形成得深；RESURF区域(22)，其位于缓和区域的外侧，阱层形成得浅；沟道截断区域(23)，其形成有沟道截断层。在缓和区域之上形成栅极配线电极(11)，在沟道截断区域之上形成沟道截断电极(13)。栅极配线电极及沟道截断电极被将它们之间电连接的半绝缘膜(14)覆盖。

公开(公告)号：CN117855259A

公开(公告)日：2024-04-09

申请号：CN202311261276.0

申请日：2023-09-27

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  阪口浩介 ,  小西和也

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/861

Abstract: 涉及半导体装置及其制造方法。得到一种使IGBT的输入电容增加并且抑制栅极漏电流的构造的半导体装置。IGBT区域(10)内的邻接有源沟槽(11y)以及二极管区域(20)内的邻接电容调整沟槽(22x)分别设置为在俯视观察时沿Y方向延伸的条带状。多个交叉沟槽(23)分别设置为在俯视观察时沿与Y方向垂直交叉的X方向延伸的条带状。多个交叉沟槽(23)分别在俯视观察时从邻接电容调整沟槽(22x)设置到邻接有源沟槽(11y)。因而，邻接有源沟槽(11y)的栅极电极(11a)与邻接电容调整沟槽(22x)的电容调整电极(22a)经由交叉沟槽(23)内的交叉沟槽用电极(23a)电连接。

公开(公告)号：CN117790549A

公开(公告)日：2024-03-29

申请号：CN202311230441.6

申请日：2023-09-22

Applicant: 三菱电机株式会社

Inventor： 附田正则 ,  曾根田真也 ,  西康一

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明涉及半导体装置及半导体装置的控制方法。提供容易控制的半导体装置。具有第1开关器件和第2开关器件，该第1开关器件和第2开关器件串联连接于第1电位和比第1电位低的第2电位之间，第1开关器件及第2开关器件均具有晶体管区域、与晶体管区域反并联电连接的二极管区域，晶体管区域包含由第1栅极信号控制的第1栅极，二极管区域包含由二极管栅极信号控制的二极管栅极。

公开(公告)号：CN111162121B

公开(公告)日：2024-02-02

申请号：CN201911061651.0

申请日：2019-11-01

Applicant: 三菱电机株式会社

Inventor： 西康一

IPC: H01L29/739

Abstract: 提供可抑制通断损耗的半导体装置。半导体衬底(50)具有第1表面(S1)、第2表面(S2)，第2表面设置有沟槽(TR)的开口(OP)。第1导电型载流子存储层(52)设置于第1导电型漂移层(51)的第2表面(S2)侧。第2导电型基极层(53)设置于载流子存储层(52)的第2表面(S2)侧，到达第2表面(S2)。第1导电型杂质层(54)设置于基极层(53)的第2表面(S2)侧。沟槽电极(70)隔着内表面绝缘膜(61)设置于沟槽(TR)内。内表面绝缘膜(61)在面向基极层(53)的部分具有第1厚度(Ta)，在面向漂移层(51)的部分具有第2厚度，在面向载流子存储层(52)的部分具有第1厚度(Ta)及第2厚度(Tb)。第2厚度(Tb)比第1厚度(Ta)厚。

公开(公告)号：CN115775829A

公开(公告)日：2023-03-10

申请号：CN202211071292.9

申请日：2022-09-01

Applicant: 三菱电机株式会社

Inventor： 西康一 ,  附田正则 ,  曽根田真也 ,  古川彰彦

IPC: H01L29/423 ,  H01L29/739 ,  H01L21/331

Abstract: 目的在于提供能够使半导体装置的电压施加的控制容易的技术。半导体装置在对第1栅极电极及第2栅极电极中的一个栅极电极施加正的栅极电压且电流从集电极电极流至发射极电极的情况下，对第1栅极电极及第2栅极电极中的另一个栅极电极施加正的栅极电压。在对一个栅极电极施加正的栅极电压且电流从发射极电极流至集电极电极的情况下，对另一个栅极电极施加小于或等于基准电压的电压。