公开(公告)号：CN106463512B

公开(公告)日：2019-08-09

申请号：CN201580029731.1

申请日：2015-04-22

申请人： 美光科技公司

发明人： A·A·恰范 ,  A·卡德罗尼 ,  D·V·N·拉马斯瓦米

IPC分类号： H01L27/11507 ,  H01L21/8242 ,  H01L23/64 ,  H01L29/423

CPC分类号： H01L27/11507 ,  H01L27/10876 ,  H01L28/90 ,  H01L29/4236

摘要： 本发明提供铁电存储器及其形成方法。实例存储器单元可包含形成于衬底中的埋设凹入式存取装置BRAD及形成于所述BRAD上的铁电电容器。

公开(公告)号：CN109075164A

公开(公告)日：2018-12-21

申请号：CN201780023147.4

申请日：2017-09-18

申请人： 村田整合被动式解决方案公司

发明人： 弗雷德里克·瓦龙 ,  简-勒内·特纳尔洛

IPC分类号： H01L27/08 ,  H01L49/02 ,  H01L29/94 ,  H01L29/06

CPC分类号： H01L28/91 ,  H01G11/26 ,  H01L27/0805 ,  H01L28/90 ,  H01L28/92 ,  H01L29/0657 ,  H01L29/945

摘要： 3维电容器结构基于沟槽网络，该沟槽网络从基板(100)的顶面(S100)蚀刻并形成分隔的柱(10)的规则阵列。3维电容器结构包括双电容器层堆叠，其在基板顶面处的柱(10)的顶面上，在沟槽侧壁上并且还在沟槽底部(S101)上连续地延伸。沟槽网络被局部修改以接触双电容器层堆叠的第二电极，同时确保在所述双电容器层堆叠的所述第二电极与第三电极之间不会发生不想要的短路。本发明提供了在高电容器密度与没有不想要的短路的确定性之间的改善的折衷。

公开(公告)号：CN108389848A

公开(公告)日：2018-08-10

申请号：CN201710063727.8

申请日：2017-02-03

申请人： 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

发明人： 林哲平 ,  詹电鍼 ,  詹书俨 ,  许启茂 ,  邹世芳

IPC分类号： H01L23/64 ,  H01L21/8242 ,  H01L21/8244

CPC分类号： H01L28/84 ,  H01L27/10808 ,  H01L27/10852 ,  H01L28/90 ,  H01L28/91 ,  H01L21/8239 ,  H01L27/1085 ,  H01L27/1104

摘要： 本发明公开一种下电极的制作方法，包含首先提供一介电层，然后进行一原子层沉积制作工艺以形成一下电极材料层于介电层上，之后进行一氧化制作工艺，部分氧化下电极材料层，被氧化的下电极材料层转化成一氧化层，未被氧化的下电极材料层成为一下电极，下电极的上表面包含多个丘陵状轮廓，最后移除氧化层。

公开(公告)号：CN107968044A

公开(公告)日：2018-04-27

申请号：CN201711373294.2

申请日：2017-12-19

申请人： 睿力集成电路有限公司

发明人： 不公告发明人

IPC分类号： H01L21/02 ,  H01L23/64 ,  H01L27/108

CPC分类号： H01L28/90 ,  H01L23/642 ,  H01L27/10805

摘要： 本发明提供一种电容器阵列结构、半导体存储器及制备方法，包括：提供半导体衬底，于半导体衬底上形成牺牲层及支撑层；形成具有窗口的图形化掩膜层，并于牺牲层及支撑层内形成电容孔；于电容孔的底部及侧壁形成下电极层，去除牺牲层；于下电极层的内表面以及外表面形成电容介质层，于电容介质层的表面形成上电极内衬层；于上电极内衬层表面形成上电极填孔体，于上电极填孔体表面形成上电极覆盖层。通过上述方案，本发明改变了金属接触层与导线层的制备顺序，解决了填充材料层时出现提早封口的问题，改进了上电极填孔体的填充，改善了电连接性能，形成缓冲腔，释放结构材料层内的应变，避免工艺制程中因热膨胀挤压等而使电容器变形的问题。

公开(公告)号：CN107683528A

公开(公告)日：2018-02-09

申请号：CN201680027526.6

申请日：2016-05-02

申请人： 思睿逻辑国际半导体有限公司

发明人： 史中海 ,  M·L·塔拉比亚

IPC分类号： H01L29/66 ,  H01L23/48 ,  H01L29/775

CPC分类号： H01L27/0629 ,  H01L21/823431 ,  H01L27/0805 ,  H01L28/86 ,  H01L28/90 ,  H01L29/66795 ,  H01L29/7851

摘要： 可以在集成电路的衬底中制造垂直结构，且该垂直结构用于形成集成电路的高密度电容。这些薄垂直结构可以被配置成用作电容器中的绝缘体。可以使用诸如FinFET(鳍结构场效应晶体管)技术和制造过程的三维半导体制造技术来制造垂直结构。基于薄垂直结构的电容器可以与其它电路集成在一起，所述其他电路可以利用诸如FinFET晶体管的薄垂直结构。

公开(公告)号：CN104115270B

公开(公告)日：2017-12-08

申请号：CN201180076377.X

申请日：2011-12-14

申请人： 英特尔公司

发明人： N·林德特 ,  T·E·格拉斯曼 ,  A·巴兰

IPC分类号： H01L27/108 ,  H01L21/8242

CPC分类号： H01L28/40 ,  H01L27/108 ,  H01L27/10808 ,  H01L27/10852 ,  H01L28/75 ,  H01L28/90

摘要： 本发明描述了一种具有包含多个金属氧化物层的绝缘体堆叠体的金属‑绝缘体‑金属(MIM)电容器。例如，用于半导体器件的MIM电容器包括设置于电介质层中的沟槽，所述电介质层设置于衬底上方。沿着沟槽的底部和侧壁设置第一金属板。绝缘体堆叠体设置于第一金属板上方并与第一金属板共形。绝缘体堆叠体包括具有第一介电常数的第一金属氧化物层、和具有第二介电常数的第二金属氧化物层。第一介电常数大于第二介电常数。MIM电容器还包括设置于绝缘体堆叠体上方并与绝缘体堆叠体共形的第二金属板。

公开(公告)号：CN107039263A

公开(公告)日：2017-08-11

申请号：CN201710064379.6

申请日：2017-02-04

申请人： 三星电子株式会社

发明人： 朴皓用 ,  姜南俊 ,  成德镛 ,  沈承辅 ,  赵贞贤 ,  崔明善

IPC分类号： H01L21/3065 ,  H01J37/32

CPC分类号： H01L21/3065 ,  H01J37/32082 ,  H01J37/32091 ,  H01J37/32165 ,  H01J37/32532 ,  H01J2237/334 ,  H01L21/31116 ,  H01L21/67069 ,  H01L27/11582 ,  H01L28/90 ,  H01J37/32137

摘要： 本发明公开了一种等离子体蚀刻的方法以及包括该方法的制造半导体器件的方法。等离子体蚀刻的方法包括：将包括蚀刻对象的基板装载到腔室中的第一电极上，该腔室包括被布置为彼此面对的第一电极和第二电极；以及蚀刻该蚀刻对象。蚀刻该蚀刻对象包括将多个RF能施加到第一电极和第二电极中的一个。该多个RF能可以包括具有在从约40MHz至约300MHz的范围内的第一频率的第一RF能、具有在从约100kHz至约10MHz的范围内的第二频率的第二RF能、以及具有在从约10kHz至约5MHz的范围内的第三频率的第三RF能。

公开(公告)号：CN106887428A

公开(公告)日：2017-06-23

申请号：CN201710123039.6

申请日：2011-12-06

申请人： 英特尔公司

发明人： N·林德特

IPC分类号： H01L27/108 ,  H01L23/532 ,  H01L23/522

CPC分类号： H01L28/91 ,  H01L21/3213 ,  H01L21/76877 ,  H01L23/5223 ,  H01L23/53295 ,  H01L27/10808 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/90 ,  H01L2924/0002 ,  H01L2924/00

摘要： 描述了具有集成在同一电介质层中的电容器和金属布线的半导体结构。例如，半导体结构包括设置在衬底之中或之上的多个半导体器件。在多个半导体器件上设置有一个或多个电介质层。每个电介质层中设置有金属布线。金属布线电耦合至一个或多个半导体器件。金属‑绝缘体‑金属(MIM)电容器设置在电介质层中的一个中，并邻近所述至少一个电介质层的金属布线。MIM电容器电耦合至一个或多个半导体器件。

公开(公告)号：CN102339832B

公开(公告)日：2017-05-03

申请号：CN201110023979.0

申请日：2011-01-21

申请人： 海力士半导体有限公司

发明人： 曹豪辰 ,  朴哲焕 ,  李东均

IPC分类号： H01L27/108 ,  H01L23/522 ,  H01L21/02

CPC分类号： H01L27/10894 ,  H01L27/10852 ,  H01L27/10855 ,  H01L28/90

摘要： 本发明公开一种半导体器件的柱型电容器及其制造方法。在该柱型电容器中，在存储节点触点的上部上形成柱体。在柱体的侧壁上形成底部电极，并且在柱体和底部电极上形成介电膜。然后，在介电膜的上部上形成顶部电极。

公开(公告)号：CN104253106B

公开(公告)日：2017-04-12

申请号：CN201410291017.7

申请日：2014-06-25

申请人： 英特尔公司

发明人： J·具 ,  S·L·许

IPC分类号： H01L23/522

CPC分类号： H01L23/5223 ,  H01L21/288 ,  H01L21/76802 ,  H01L21/76879 ,  H01L23/5226 ,  H01L23/5286 ,  H01L24/17 ,  H01L27/0629 ,  H01L28/90 ,  H01L2224/16055 ,  H01L2224/16057 ,  H01L2224/16225 ,  H01L2924/0002 ,  H01L2924/00

摘要： 说明了具有局部过孔的金属－绝缘体－金属管芯上电容器。在一个示例中，在半导体管芯中形成第一和第二电源网格层。电源网格层具有电源轨。在电源网格层之间的管芯的金属层中形成第一和第二金属板。全过孔从所述第一电源网格层的第一极性的电源轨延伸到第二金属板的第一侧，并从与金属板的所述第一侧相对的所述第二金属板的第二侧延伸到所述第二电源网格层的第一极性的电源轨。局部过孔从所述第二电源网格层的第一极性的电源轨延伸，在所述第二金属板的所述第二侧终止。