公开(公告)号：CN105405867B

公开(公告)日：2019-07-30

申请号：CN201510564038.6

申请日：2015-09-07

申请人： 英飞凌科技股份有限公司

发明人： J·G·拉文 ,  M·戴内塞 ,  H-J·舒尔策

IPC分类号： H01L29/06 ,  H01L21/76 ,  H01L21/764

CPC分类号： H01L27/1203 ,  H01L21/02233 ,  H01L21/02647 ,  H01L21/0265 ,  H01L21/02667 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/324 ,  H01L21/3247 ,  H01L21/743 ,  H01L21/76232 ,  H01L21/76248 ,  H01L21/76877 ,  H01L23/3677 ,  H01L23/5286 ,  H01L23/562 ,  H01L27/0922 ,  H01L28/40 ,  H01L29/0649

摘要： 本公开涉及形成具有隐埋腔和介电支持结构的半导体衬底的方法。具体地，公开了一种用于形成半导体器件的方法，包括形成从半导体衬底的第一表面延伸到半导体衬底中的多个沟槽。每一个沟槽都包括与宽部开放连通的窄部，宽部通过窄部与第一表面隔开。相邻沟槽的窄部通过半导体衬底的第一区域横向隔开。相邻沟槽的宽部通过半导体衬底的第二区域横向隔开，第二区域窄于第一区域。该方法还包括通过沟槽的窄部向沟槽的宽部引入氧化剂以氧化相邻沟槽之间的半导体衬底的第二区域，从而形成支持半导体衬底的第一区域的介电支持结构。

公开(公告)号：CN106169440B

公开(公告)日：2019-07-09

申请号：CN201610332922.1

申请日：2016-05-18

申请人： 朗姆研究公司

发明人： 王徳齐 ,  阿南德·查德拉什卡 ,  拉什纳·胡马雍 ,  米卡尔·达内克

IPC分类号： H01L21/768

CPC分类号： H01L21/28556 ,  C23C16/0245 ,  C23C16/04 ,  C23C16/045 ,  C23C16/06 ,  C23C16/505 ,  C23C16/56 ,  H01L21/28562 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76876 ,  H01L21/76877 ,  H01L21/76879 ,  H01L21/76898 ,  H01L27/10891 ,  H01L27/11556 ,  H01L27/11582

摘要： 本发明涉及用多阶段核化抑制填充特征，描述了用钨填充特征的方法，以及相关的系统和装置，其涉及钨核化的抑制。在一些实施方式中，所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。方法包括执行多阶段抑制处理，其包括各阶段之间的间隔。在间隔期间，可以使等离子体源功率、衬底偏置功率、或处理气体流量中的一种或多种降低或者使其关闭。本文所述的方法可用于填充垂直特征，如钨通孔，以及水平特征，如垂直NAND(VNANA)字线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字线填充、垂直集成存储栅极和字线填充、以及使用通硅通孔的3‑D集成。

公开(公告)号：CN106298788B

公开(公告)日：2019-07-02

申请号：CN201510325294.X

申请日：2015-06-12

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 张金霜 ,  李绍彬 ,  仇圣棻

IPC分类号： H01L27/11529 ,  H01L27/11531 ,  H01L21/768

CPC分类号： H01L21/76877 ,  H01L21/76816 ,  H01L21/76843 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11531

摘要： 一种存储器结构及其形成方法，包括：提供衬底；在衬底表面形成若干栅极结构，栅极结构两侧分别具有源区沟槽和漏区沟槽，栅极结构包括控制栅层、以及位于控制栅层表面的第一阻挡层；形成第一介质层、第二阻挡层、源区互连线和漏区插塞；之后形成第二介质层，第二介质层内具有若干源线插塞、第二漏区插塞和若干控制栅插塞；之后形成第三介质层，第三介质层内具有若干第一导电层；之后形成第四介质层，第四介质层内具有若干互连结构；之后形成第五介质层，第五介质层内具有第二导电层；之后形成第六介质层，第六介质层内具有若干第三导电层，第三导电层与外围区内的若干控制栅插塞连接。所述存储器结构性能稳定、可靠性提高。

公开(公告)号：CN106298980B

公开(公告)日：2019-04-16

申请号：CN201510322889.X

申请日：2015-06-12

申请人： 力晶科技股份有限公司

发明人： 车行远 ,  薛杏岚

IPC分类号： H01L29/92 ,  H01L23/522 ,  H01L21/02

CPC分类号： H01L28/82 ,  H01L21/28568 ,  H01L21/31144 ,  H01L21/32115 ,  H01L21/32139 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/5223 ,  H01L28/87

摘要： 本发明公开一种电容器结构及其制造方法，该电容器结构包括：基底、介电层、第一导体层以及杯状电容器。介电层位于基底上。第一导体层位于介电层中。杯状电容器贯穿第一导体层且位于介电层中。杯状电容器包括下电极、电容介电层以及上电极。下电极的两侧壁与第一导体层电连接。电容介电层覆盖下电极的表面。上电极覆盖电容介电层的表面。电容介电层配置在上电极与下电极之间。下电极的顶面低于上电极的顶面。本发明另提供一种电容器结构的制造方法。

公开(公告)号：CN109390353A

公开(公告)日：2019-02-26

申请号：CN201710690789.1

申请日：2017-08-14

申请人： 联华电子股份有限公司

发明人： 李文深 ,  智晓愿 ,  陈星星 ,  温晋炀

IPC分类号： H01L27/12 ,  H01L23/48 ,  H01L21/84

CPC分类号： H01L27/1203 ,  H01L21/02013 ,  H01L21/32053 ,  H01L21/6835 ,  H01L21/7624 ,  H01L21/76846 ,  H01L21/76877 ,  H01L21/76879 ,  H01L21/76883 ,  H01L21/76889 ,  H01L21/76897 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L24/03 ,  H01L24/05 ,  H01L27/13 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2224/05025 ,  H01L2924/1205 ,  H01L2924/1206 ,  H01L2924/1207 ,  H01L2924/13091 ,  H01L21/84

摘要： 本发明公开一种半导体元件及其制作方法。该半导体元件包含：一基材，具有一前侧面与一背侧面，其中该基材包含一半导体层以及一埋入绝缘层；至少一晶体管，设于该半导体层上；一层间介电层，设于该前侧面，覆盖该至少一晶体管；一接触结构，贯穿该层间介电层、该半导体层及该埋入绝缘层；一硅化金属层，在该背侧面上覆盖住该接触结构的一端面；及一被动元件，设于该基材的该背侧面上，其中该接触结构电连接至该被动元件。

公开(公告)号：CN109166840A

公开(公告)日：2019-01-08

申请号：CN201810988427.5

申请日：2018-08-28

申请人： 武汉新芯集成电路制造有限公司

发明人： 曾甜 ,  赵长林

IPC分类号： H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC分类号： H01L21/76802 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5283

摘要： 本发明提供了多晶圆堆叠结构及其形成方法，第一介质层与第二介质层相互键合，第一互连层通过第一开孔与第二金属层和第一金属层电连接；第三介质层与绝缘层相互键合，第二互连层通过第二开孔与第三金属层和第一互连层电连接。不需晶圆间预留压焊引线空间，省去硅基板，实现多晶圆互连的同时，减少了多晶圆堆叠厚度，从而使多晶圆堆叠封装后的整体器件厚度减小，增加封装密度，满足半导体产品日益走向轻薄的要求。并且，半导体器件不再需要引线，省去了硅基板以及硅基板上若干共用焊盘的设计加工，有利于降低了成本，简化了工艺。

公开(公告)号：CN109148363A

公开(公告)日：2019-01-04

申请号：CN201811060771.4

申请日：2018-09-12

申请人： 德淮半导体有限公司

发明人： 崔晓彤 ,  金子贵昭 ,  黄晓橹

IPC分类号： H01L21/768

CPC分类号： H01L21/76877 ,  H01L21/76883

摘要： 本发明涉及半导体技术领域，公开了一种半导体制备方法，包括如下步骤：步骤S1：提供具有介电层的衬底，在介电层上形成开口；步骤S2：在介电层上沉积第一金属膜层，第一金属膜层的金属填满开口；步骤S3：在第一金属膜层上沉积第二金属膜层，该第二金属膜层的材料的吉布斯自由能变，低于第一金属膜层的材料的吉布斯自由能变；步骤S4：进行退火处理；步骤S5：去除第二金属膜层以及介电层上的第一金属膜层。在退火工艺中，氧离子优先朝向第二金属膜层运动，氧离子与第二金属膜层发生反应并保留在第二金属膜层，在后续将第二金属膜层去除时，一并将氧离子去除，提高金属互联结构的导电性，有利于增强所形成半导体器件的稳定性、可靠性。

公开(公告)号：CN109148358A

公开(公告)日：2019-01-04

申请号：CN201711024611.X

申请日：2017-10-27

申请人： 台湾积体电路制造股份有限公司

发明人： 吴中文 ,  邱建文 ,  陈建全 ,  张简旭珂

IPC分类号： H01L21/768 ,  H01L23/528

CPC分类号： H01L21/76816 ,  H01L21/76832 ,  H01L21/76843 ,  H01L21/76877 ,  H01L21/76802 ,  H01L23/5283

摘要： 半导体装置结构的制造方法，包括在第一导电结构以及第二导电结构上形成介电层。此方法亦包括沉积共形层于介电层中的第一通孔及第二通孔中。此方法还包括去除第二通孔中的共形层。此介电层仍被第一通孔中的共形层覆盖。此外，此方法包括蚀刻第一通孔中的共形层与介电层直到第一通孔及第二通孔中分别露出第一导电结构与第二导电结构。此方法亦包括形成第三导电结构于第一通孔中且形成第四导电结构于第二通孔中。

公开(公告)号：CN108987300A

公开(公告)日：2018-12-11

申请号：CN201711269562.6

申请日：2017-12-05

申请人： 台湾积体电路制造股份有限公司

发明人： 李孟宪 ,  吕新贤

IPC分类号： H01L21/67 ,  H01L21/768

CPC分类号： H01L21/67023 ,  B08B3/08 ,  B08B7/0035 ,  H01L21/02063 ,  H01L21/31111 ,  H01L21/76814 ,  H01L21/76843 ,  H01L21/76877

摘要： 使用清洁工艺来制造半导体器件。清洁工艺使用具有湿清洁部分和等离子体清洁部分的半导体制造工具。将半导体器件放置在湿清洁部分内的湿清洁室中，在其中实施湿清洁工艺。一旦完成，并且没有破坏氛围，从湿清洁部分去除半导体器件并且将其放置在等离子体清洁部分内的等离子体清洁室内。然后实施等离子体清洁。本发明的实施例还涉及半导体器件制造工具及其制造方法。

公开(公告)号：CN108878414A

公开(公告)日：2018-11-23

申请号：CN201711162896.3

申请日：2017-11-21

申请人： 爱思开海力士有限公司

发明人： 李尙垠 ,  李炯东 ,  高银

IPC分类号： H01L25/18 ,  H01L23/31 ,  H01L21/98

CPC分类号： H01L25/18 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L21/76802 ,  H01L21/76877 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3142 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/5386 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L24/81 ,  H01L24/95 ,  H01L25/0652 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0612 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2924/1431 ,  H01L2924/1434

摘要： 一种具有模制通孔的堆叠半导体封装及其制造方法，该半导体封装包括：第一半导体芯片，其具有第一有源表面，包括周边键合焊盘和中心键合焊盘的第一键合焊盘布置在第一有源表面的上方；第一包封构件；两个第二半导体芯片，其具有第二有源表面，第二键合焊盘在第二有源表面上方布置在一个侧周边处并且被设置成彼此分离，使得第二有源表面面对第一有源表面，并且第二键合焊盘与周边键合焊盘交叠；第一联接构件，其插置在周边键合焊盘和第二键合焊盘之间；第二包封构件，其形成在第二半导体芯片的第二侧表面上方，包括第二半导体芯片之间的区域；以及模制通孔，其通过第二包封构件的在第二半导体芯片之间的区域中的一部分形成并且与中心键合焊盘联接。