公开(公告)号：CN105097663B

公开(公告)日：2019-05-24

申请号：CN201410371298.7

申请日：2014-07-31

申请人： 台湾积体电路制造股份有限公司

发明人： 丁致远 ,  谢志宏

IPC分类号： H01L21/768 ,  H01L23/522

CPC分类号： H01L23/53295 ,  H01L21/764 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76852 ,  H01L23/5222 ,  H01L23/5223 ,  H01L23/5283 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供了一种方法，包括在衬底上的介电层中形成导电部件。在衬底上形成第一硬掩模层和下面的第二硬掩模层。第二硬掩模层对等离子体蚀刻工艺的蚀刻选择性高于第一硬掩模层对等离子体蚀刻工艺的蚀刻选择性。第二硬掩模层可以在形成掩蔽元件期间保护介电层。该方法还包括：实施等离子体蚀刻工艺，以在介电层中形成沟槽，该蚀刻工艺还可以去除第一硬掩模层。然后，在沟槽的上方形成盖顶，以形成邻近导电部件的气隙结构。本发明还提供了一种形成半导体器件的方法。

公开(公告)号：CN109545735A

公开(公告)日：2019-03-29

申请号：CN201710867909.0

申请日：2017-09-22

申请人： 联华电子股份有限公司

发明人： 陈世宪 ,  王明俊 ,  王廷钧 ,  张志圣

IPC分类号： H01L21/768 ,  H01L23/538

CPC分类号： H01L23/53295 ,  H01L21/02115 ,  H01L21/3105 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/7682 ,  H01L21/76828 ,  H01L21/76832 ,  H01L21/7685 ,  H01L21/76895 ,  H01L23/5222 ,  H01L23/528 ,  H01L23/53228 ,  H01L23/5386

摘要： 本发明公开一种金属内连线结构及其制作方法。该制作金属内连线结构的方法为，首先提供一基底，该基底上设有一第一金属间介电层，然后形成一第一金属内连线以及一第二金属内连线于第一金属间介电层内，去除部分第一金属间介电层以于第一金属内连线以及第二金属内连线之间形成一开口，进行一固化制作工艺，再形成一第二金属间介电层于第一金属内连线以及第二金属内连线上。

公开(公告)号：CN108807142A

公开(公告)日：2018-11-13

申请号：CN201810386517.7

申请日：2018-04-26

申请人： 株式会社日立国际电气

发明人： 竹田刚 ,  大桥直史 ,  菊池俊之

IPC分类号： H01L21/02

CPC分类号： H01L21/76885 ,  C23C16/325 ,  C23C16/45525 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/76816 ,  H01L21/7682 ,  H01L21/76832 ,  H01L23/5222 ,  H01L23/53295 ,  H01L21/02518 ,  H01L21/0262 ,  H01L21/02656

摘要： 本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。要解决的课题为提供能够实现良好特性的器件的技术。半导体器件的制造方法具有下述工序：将形成布线层的衬底搬入处理室的工序；和形成层叠蚀刻阻挡膜的工序，其中，向衬底供给含第一元素的气体和含第二元素的气体，形成包含第一元素和第二元素的第一蚀刻阻挡膜，在第一蚀刻阻挡膜之上，供给含第一元素的气体、含第二元素的气体和含第三元素的气体从而形成包含第一元素、第二元素和第三元素的第二蚀刻阻挡膜，由此形成层叠蚀刻阻挡膜。

公开(公告)号：CN108766933A

公开(公告)日：2018-11-06

申请号：CN201810503195.X

申请日：2018-05-23

申请人： 武汉新芯集成电路制造有限公司

发明人： 罗清威 ,  李赟 ,  周俊 ,  付卫国 ,  梁富堂 ,  叶蕤

IPC分类号： H01L21/768 ,  H01L23/532

CPC分类号： H01L21/76831 ,  H01L21/76832 ,  H01L23/53295 ,  H01L2221/1057

摘要： 本发明提供一种半导体器件及其制作方法，所述半导体器件的制作方法包括：提供衬底，所述衬底上具有凹槽；在所述凹槽内依次形成缓冲氧化层和氮化硅层，所述氮化硅层的Si‑H键比率在10％以下；在所述凹槽中采用高能量等离子体方式形成层间介质层，在所述层间介质层中形成接触插塞。在本发明提供的半导体器件及其制作方法中，在凹槽中先形成缓冲氧化层和氮化硅层，氮化硅层的Si‑H键比率在10％以下，通过缓冲氧化层以及氮化硅的成分设置来改善在凹槽中填充层间介质层带来的等离子体损伤，改善了高能量等离子体方式的填充能力，提高了产品的良率。

公开(公告)号：CN104425444B

公开(公告)日：2018-07-20

申请号：CN201310689246.X

申请日：2013-12-12

申请人： 台湾积体电路制造股份有限公司

发明人： 柯忠祁 ,  黄珮雯 ,  陈志壕 ,  许光源 ,  李资良

IPC分类号： H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC分类号： H01L23/5329 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76835 ,  H01L21/76846 ,  H01L21/76885 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明公开了一种半导体器件及其制造方法。在一些实施例中，半导体器件包括配置在工件上方的导电部件，每个导电部件都包括导线部分和通孔部分。阻挡层配置在每个导电部件的侧壁上和每个导电部件的通孔部分的底面上。阻挡层包括介电层。第一绝缘材料层配置在每个导电部件的部分导线部分之下。第二绝缘材料层配置在导电部件之间。第三绝缘材料层配置在第一绝缘材料层和第二绝缘材料层之下。每个导电部件的通孔部分的下部形成在第三绝缘材料层内。第二绝缘材料层的介电常数低于第一绝缘材料层和第三绝缘材料层的介电常数。

公开(公告)号：CN104221130B

公开(公告)日：2018-04-24

申请号：CN201380016231.5

申请日：2013-02-20

申请人： 天工方案公司

发明人： K.程

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L23/53238 ,  H01L21/469 ,  H01L21/768 ,  H01L21/76816 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76841 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76847 ,  H01L21/76852 ,  H01L21/76895 ,  H01L21/8252 ,  H01L23/485 ,  H01L23/4855 ,  H01L23/5283 ,  H01L23/532 ,  H01L23/53223 ,  H01L23/535 ,  H01L23/66 ,  H01L24/05 ,  H01L24/48 ,  H01L24/49 ,  H01L27/0605 ,  H01L29/41 ,  H01L29/452 ,  H01L29/475 ,  H01L2223/6677 ,  H01L2224/04042 ,  H01L2224/05666 ,  H01L2224/48463 ,  H01L2224/4911 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13063 ,  H01L2924/181 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本申请公开了与诸如化合物半导体的半导体的铜互连金属化相关的改进的结构、装置和方法。在示例性构造中，金属化结构可包括设置在化合物半导体之上的第一钛(Ti)层、设置在第一Ti层之上的第一阻挡层、设置在第一阻挡层之上的第二Ti层和设置在第二Ti层之上的铜(Cu)层。在另一个示例性构造中，金属化结构可包括设置在化合物半导体之上的Ti层、设置在第一Ti层之上的第一氮化钛(TiN)层和设置在第一TiN层之上的Cu层。在再一个示例性构造中，金属化结构可包括设置在化合物半导体之上的堆叠，并且该堆叠包括势垒、设置在势垒之上的Cu层和设置在Cu层之上的第一Ti层。该金属化结构还可包括设置在第一Ti层之上的溅射的钛钨(TiW)层。

公开(公告)号：CN104733435B

公开(公告)日：2018-02-27

申请号：CN201410086767.0

申请日：2014-03-10

申请人： 台湾积体电路制造股份有限公司

发明人： 蔡纾婷 ,  杨敦年 ,  刘人诚 ,  陈愉婷 ,  周世培

IPC分类号： H01L23/538 ,  H01L21/768

CPC分类号： H01L25/0657 ,  H01L21/31051 ,  H01L21/31111 ,  H01L21/76805 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/24 ,  H01L24/80 ,  H01L24/82 ,  H01L24/91 ,  H01L25/50 ,  H01L2224/24051 ,  H01L2224/24146 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/82031 ,  H01L2224/821 ,  H01L2224/92 ,  H01L2224/9202 ,  H01L2224/9212 ,  H01L2224/94 ,  H01L2225/06541 ,  H01L2924/12036 ,  H01L2924/00 ,  H01L2224/80001 ,  H01L2224/82 ,  H01L2224/8203

摘要： 本发明提供了一种互连装置及形成该互连装置的方法。两个集成电路接合在一起。形成穿过其中一个衬底的第一开口。沿着第一开口的侧壁形成多层介电膜。一个或多个蚀刻工艺沿着第一开口的侧壁形成一个或多个间隔件型结构。形成从第一开口延伸至集成电路中的焊盘的第二开口。形成介电内衬，且用导电材料填充开口以形成导电插塞。

公开(公告)号：CN107665859A

公开(公告)日：2018-02-06

申请号：CN201710607173.3

申请日：2017-07-24

申请人： 三星电子株式会社 ,  里兰斯坦福初级大学理事会

发明人： 金基贤 ,  F.B.普林茨 ,  姜真成 ,  李永东 ,  J.普罗文 ,  P.辛德勒 ,  S.P.沃尔克 ,  金容民 ,  金孝真

IPC分类号： H01L21/768 ,  H01L21/762 ,  H01L21/28

CPC分类号： H01L23/5225 ,  H01L21/76816 ,  H01L21/76832 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53257 ,  H01L23/53295 ,  H01L23/535 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10885 ,  H01L21/76802 ,  H01L21/28008 ,  H01L21/762

摘要： 本公开提供了包括电隔离图案的半导体器件及其制造方法。一种形成复合电介质材料的方法可以通过执行第一沉积循环以形成第一电介质材料以及执行第二沉积循环以在第一电介质材料上形成第二电介质材料来提供，其中第一电介质材料和第二电介质材料包括从由过渡金属氮化物、过渡金属氧化物、过渡金属碳化物、过渡金属硅化物、后过渡金属氮化物、后过渡金属氧化物、后过渡金属碳化物、后过渡金属硅化物、准金属氮化物、准金属氧化物和准金属碳化物组成的列表中选择的不同的电介质材料。

公开(公告)号：CN107230660A

公开(公告)日：2017-10-03

申请号：CN201710182629.6

申请日：2017-03-24

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宏豪 ,  张哲诚 ,  陈文栋 ,  刘又诚 ,  曾鸿辉

IPC分类号： H01L21/768

CPC分类号： H01L21/76804 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76814 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/76802 ,  H01L21/76819

摘要： 一种半导体装置的制造方法，包含：在介电层的上方，沉积掩模层；图形化掩模层，以形成沟槽；涂覆图形化的光致抗蚀剂，其具有在上述掩模层的上方的部分；以及以图形化的光致抗蚀剂作为蚀刻掩模，蚀刻介电层，在介电层的顶部形成介层窗开口。上述方法还包括移除图形化的光致抗蚀剂；以及蚀刻介电层以形成沟槽与介层窗开口，介层窗开口在沟槽下并连接沟槽，其中使用掩模层作为附加的蚀刻掩模来蚀刻介电层。形成于沟槽与介层窗开口的至少其中之一的聚合物，是使用包含氮与氩的工艺气体而移除。填充沟槽与介层窗开口，分别形成金属线与介层窗。

公开(公告)号：CN103456694B

公开(公告)日：2017-09-22

申请号：CN201210568238.5

申请日：2012-12-24

申请人： 爱思开海力士有限公司

发明人： 金俊基

IPC分类号： H01L21/8242 ,  H01L27/108

CPC分类号： H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76897 ,  H01L27/10885

摘要： 本发明提供一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个位线结构；在位线结构之上形成彼此之间插入有覆盖层的多层间隔件层；通过选择性刻蚀间隔件层来暴露出衬底的表面；通过选择性刻蚀覆盖层来形成气隙和用于覆盖气隙的上部的覆盖间隔件；以及在位线结构之间形成储存节点接触插塞。