-
公开(公告)号:CN104593747B
公开(公告)日:2019-05-28
申请号:CN201410712726.8
申请日:2009-11-25
申请人: 弗萨姆材料美国有限责任公司
IPC分类号: C23C16/32
CPC分类号: C23C16/32 , H01L21/02126 , H01L21/02216 , H01L21/02274 , H01L21/02348 , H01L21/3105 , H01L21/76829 , H01L21/76835
摘要: 本发明提供了用于沉积具有改善的屏障介电性能(包括较低的介电常数和优越的电气性能)的介电阻挡薄膜的方法,所述介电阻挡薄膜包括具有硅、碳、氧和氢的前体。这一方法对用于互连结构的金属镶嵌或双重金属镶嵌集成中或用于其他介电阻挡应用中的屏障层是重要的。在这个例子中,注意改善屏障性能的特定结构特性。
-
公开(公告)号:CN109545735A
公开(公告)日:2019-03-29
申请号:CN201710867909.0
申请日:2017-09-22
申请人: 联华电子股份有限公司
IPC分类号: H01L21/768 , H01L23/538
CPC分类号: H01L23/53295 , H01L21/02115 , H01L21/3105 , H01L21/31116 , H01L21/31144 , H01L21/7682 , H01L21/76828 , H01L21/76832 , H01L21/7685 , H01L21/76895 , H01L23/5222 , H01L23/528 , H01L23/53228 , H01L23/5386
摘要: 本发明公开一种金属内连线结构及其制作方法。该制作金属内连线结构的方法为,首先提供一基底,该基底上设有一第一金属间介电层,然后形成一第一金属内连线以及一第二金属内连线于第一金属间介电层内,去除部分第一金属间介电层以于第一金属内连线以及第二金属内连线之间形成一开口,进行一固化制作工艺,再形成一第二金属间介电层于第一金属内连线以及第二金属内连线上。
-
公开(公告)号:CN109148373A
公开(公告)日:2019-01-04
申请号:CN201710461380.2
申请日:2017-06-16
发明人: 周飞
IPC分类号: H01L21/8238 , H01L21/3105 , H01L27/092
CPC分类号: H01L21/823821 , H01L21/3105 , H01L27/0924
摘要: 一种半导体结构及其形成方法,所述形成方法包括:形成基底;在所述基底上形成前驱介质层;对所述前驱介质层进行致密注入处理,以形成层间介质层。所述致密注入处理能够驱使所述前驱介质层内的H释出,从而有利于所述层间介质层致密度的提高,能够有效提高所述层间介质层的性能;而且通过致密注入处理驱使H释出的做法,能够有效控制工艺温度,从而有利于热预算的控制,能够有效降低所述层间介质层形成过程对其他半导体结构的影响;所以本发明技术方案能够在控制热预算的前提下,提高所述层间介质层的致密度,能够实现致密度提高和热预算降低的兼顾,有利于提高所形成半导体结构的电学性能。
-
公开(公告)号:CN108735603A
公开(公告)日:2018-11-02
申请号:CN201710581416.0
申请日:2017-07-17
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/336 , H01L29/78 , H01L21/768
CPC分类号: H01L29/785 , H01L21/3105 , H01L21/32 , H01L21/324 , H01L29/665
摘要: 一种晶体管装置及其制造方法。晶体管装置的制造方法包含形成金属栅极在第一层间介电质内、在金属栅极及第一层间介电质上进行处理、选择性成长硬遮罩在金属栅极上,且不从第一层间介电质成长硬遮罩、沉积第二层间介电质在硬遮罩及第一层间介电质上、平坦化第二层间介电质及硬遮罩,以及形成栅极接触插塞穿过硬遮罩,以电性耦合金属栅极。
-
公开(公告)号:CN108573861A
公开(公告)日:2018-09-25
申请号:CN201711083945.4
申请日:2017-11-07
申请人: 株式会社日立国际电气
IPC分类号: H01L21/027
CPC分类号: H01L21/0274 , G03F7/0002 , H01J37/32449 , H01L21/0271 , H01L21/0273 , H01L21/306 , H01L21/3065 , H01L21/3105 , H01L21/31133 , H01L21/67109 , H01L21/6831 , H01L21/68742
摘要: 提供一种能够适当且高效率地进行基于自组装光刻的构图的半导体器件的制造方法、衬底处理装置及记录介质。包括:将形成有引导图案的衬底收容于处理室的工序;第一处理工序,向处理室供给针对衬底进行亲水化处理或疏水化处理的任意一方的第一处理气体的等离子体;第二处理工序,在第一处理工序之后,向处理室供给针对衬底进行亲水化处理或疏水化处理的任意另一方的第二处理气体的等离子体;以及在第二处理工序之后,向衬底的面上的未形成引导图案的部分涂布含有二种以上的有机材料的光致抗蚀剂材料的工序。
-
公开(公告)号:CN104779197B
公开(公告)日:2018-08-28
申请号:CN201410105822.6
申请日:2014-03-20
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/768
CPC分类号: H01L21/76846 , H01L21/02057 , H01L21/0206 , H01L21/02063 , H01L21/02631 , H01L21/2855 , H01L21/30604 , H01L21/3105 , H01L21/3212 , H01L21/67184 , H01L21/67207 , H01L21/677 , H01L21/67742 , H01L21/76802 , H01L21/76814 , H01L21/76825 , H01L21/76828 , H01L21/7684 , H01L21/76862 , H01L21/76871 , H01L21/76877
摘要: 本发明公开了一种半导体器件金属化系统和方法。在一些实施例中,用于半导体器件的金属化系统包括:主机机架以及接近主机机架设置的多个模块。多个模块之一包括物理汽相沉积(PVD)模块,并且多个模块之一包括紫外光(UV)固化模块。
-
公开(公告)号:CN108352303A
公开(公告)日:2018-07-31
申请号:CN201680066727.7
申请日:2016-10-28
申请人: 应用材料公司
IPC分类号: H01L21/027 , H01L21/768 , G03F1/80 , H01L21/02
CPC分类号: H01L21/31116 , H01J37/3244 , H01L21/02164 , H01L21/0217 , H01L21/0337 , H01L21/3105 , H01L21/31144
摘要: 本文描述蚀刻氮化硅比蚀刻硅或氧化硅快的方法。亦描述将额外材料选择性沉积至氮化硅上的方法。氮化硅与氧化硅的暴露部分可皆存在于图案化基板上。自组装单层(SAM)选择性地沉积覆于氧化硅上但不在暴露的氮化硅上。自组装单层的分子包括头部基团与尾部基团,该头部基团在该暴露的氧化硅部分上以OH基形成键合,而该尾部基团延伸远离该图案化基板。之后可使用后续对蚀刻剂或沉积前驱物的暴露,以选择性移除氮化硅或于氮化硅上选择性沉积额外材料。
-
公开(公告)号:CN105590916B
公开(公告)日:2018-07-31
申请号:CN201510450190.1
申请日:2015-07-28
申请人: 精材科技股份有限公司
IPC分类号: H01L23/485 , H01L23/535 , H01L21/60 , H01L21/768
CPC分类号: H01L21/76898 , H01L21/2633 , H01L21/268 , H01L21/304 , H01L21/3105 , H01L21/561 , H01L21/6835 , H01L21/78 , H01L23/3107 , H01L23/3114 , H01L23/481 , H01L23/528 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/14 , H01L24/43 , H01L24/45 , H01L2221/68327 , H01L2221/6834 , H01L2224/0231 , H01L2224/02311 , H01L2224/0233 , H01L2224/02371 , H01L2224/02372 , H01L2224/04042 , H01L2224/0557 , H01L2224/05572 , H01L2224/06135 , H01L2224/06182 , H01L2224/13024 , H01L2224/13025 , H01L2224/1411 , H01L2224/14181 , H01L2224/432 , H01L2224/4502 , H01L2224/45144 , H01L2924/01079 , H01L2924/00014
摘要: 种晶片封装体及其制造方法,该晶片封装体包含晶片、激光阻挡件、绝缘层、重布线层、阻隔层与导电结构。晶片具有焊垫、及相对的第表面与第二表面。焊垫位于第表面上。第二表面具有第穿孔,使焊垫从第穿孔裸露。激光阻挡件位于焊垫上。绝缘层位于第二表面上与第穿孔中。绝缘层具有相对第二表面的第三表面。绝缘层与焊垫共同具有第二穿孔,使激光阻挡件从第二穿孔裸露。重布线层位于第三表面上、第二穿孔的壁面上与第二穿孔中的激光阻挡件上。阻隔层位于第三表面上与重布线层上。导电结构位于重布线层上,使导电结构电性连接焊垫。本发明不仅能节省制程的时间与机台的成本,还可提升晶片封装体侦测时的准确度。
-
公开(公告)号:CN108206187A
公开(公告)日:2018-06-26
申请号:CN201711380119.6
申请日:2017-12-20
申请人: 格芯公司
IPC分类号: H01L27/11521 , H01L27/11524 , H01L27/11568 , H01L27/1157
CPC分类号: H01L29/7882 , H01L21/3105 , H01L29/0649 , H01L29/42328 , H01L29/66825 , H01L29/7838
摘要: 本发明涉及包括一或多个非易失存储器单元的半导体结构及形成方法,其中,一种半导体结构包括:包括半导体材料的支持衬底、位于该支持衬底上方的埋置绝缘层、位于该埋置绝缘层上方的半导体层,该半导体层具有上表面及下表面,该下表面位于该埋置绝缘层上,以及至少一个非易失存储器单元。该非易失存储器单元包括沟道区、前栅极结构、掺杂背栅区以及电荷储存材料。该沟道区位于该半导体层中。该前栅极结构位于该沟道区及该半导体层的该上表面上方。该掺杂背栅区位于该沟道区下方的该支持衬底中。该电荷储存材料至少嵌入该沟道区与该背栅区之间的该埋置绝缘层的部分中。
-
公开(公告)号:CN107710386A
公开(公告)日:2018-02-16
申请号:CN201680032137.2
申请日:2016-05-16
申请人: 应用材料公司
IPC分类号: H01L21/28 , H01L21/3105 , H01L29/51 , H01J37/32
CPC分类号: H01L21/28176 , H01J37/321 , H01J37/32357 , H01J37/3244 , H01J37/32477 , H01L21/3105 , H01L29/517
摘要: 本文描述的实施方式大体涉及用于等离子体处理工艺腔室的方法和设备。基板可放置在工艺腔室中,所述基板具有形成于其上的栅极堆叠,且含氢等离子体可用于处理栅极堆叠,以消除栅极堆叠中的缺陷。由于含氢等离子体处理,栅极堆叠具有较低的泄漏和改良的可靠度。为了保护工艺腔室免受含氢等离子体产生的Hx+离子和H*自由基的影响,可在没有基板置放于工艺腔室中的情况下且在含氢等离子体处理之前,用等离子体处理工艺腔室。此外,由介电材料制成的工艺腔室的部件可用陶瓷涂层涂覆,所述陶瓷涂层包括含钇氧化物,以保护这些部件免受等离子体的影响。
-
-
-
-
-
-
-
-
-