公开(公告)号：CN118943104A

公开(公告)日：2024-11-12

申请号：CN202411017195.0

申请日：2024-07-26

申请人： 北京京东方技术开发有限公司 ,  京东方科技集团股份有限公司

发明人： 郭威 ,  韩遇 ,  李泽源 ,  孟虎

IPC分类号： H01L23/485 ,  H01L23/482 ,  H01L27/092 ,  H01L21/8238

摘要： 本公开提供一种半导体器件，包括基底，以及依次叠层设置在基底上的半导体层、第一层间绝缘层和连接电极层；半导体层包括并排设置的N型半导体和P型半导体；连接电极层包括第一连接电极和第二连接电极，第一连接电极通过贯穿第一层间绝缘层的第一通孔与N型半导体连接，第二连接电极通过贯穿第二层间绝缘层的第二通孔与P型半导体连接；其中，第一层间绝缘层位于第一区域的部分的厚度，大于位于第二区域的部分的厚度；各N型半导体位于第一区域，各P型半导体位于第二区域。本公开的半导体器件有效载流子浓度高，电阻小，具有良好的性能。

公开(公告)号：CN118943032A

公开(公告)日：2024-11-12

申请号：CN202411019098.5

申请日：2020-08-19

申请人： 铠侠股份有限公司

发明人： 田上政由

IPC分类号： H01L21/60 ,  H01L23/485 ,  H01L23/48 ,  H01L23/482 ,  H10B80/00

摘要： 实施方式提供一种能够形成适合于贴合的焊垫的半导体装置的制造方法。根据一实施方式，半导体装置具备衬底、设置在所述衬底的上方的第1绝缘膜、设置在所述第1绝缘膜内的第1配线、在所述第1绝缘膜内，设置在所述第1配线上的第1焊垫、设置在所述第1绝缘膜的上的第2绝缘膜、在所述第2绝缘膜内，设置在所述第1焊垫上的第2焊垫、及在所述第2绝缘膜内，设置在所述第2焊垫上的第2配线。所述第1焊垫包含设置在所述第1绝缘膜内的第1金属层、及介隔所述第1金属层设置在所述第1绝缘膜内且与所述第1配线直接相接的第2金属层。

公开(公告)号：CN112530884B

公开(公告)日：2024-11-05

申请号：CN202010977265.2

申请日：2020-09-16

申请人： 青井电子株式会社

发明人： 胁坂伸治

IPC分类号： H01L23/31 ,  H01L23/538 ,  H01L23/485 ,  H01L21/56 ,  H01L21/60 ,  H01L25/16

摘要： 本发明实现安装有在背面侧具有电极的半导体元件的半导体装置的小型化、薄型化。半导体装置具备：第一半导体元件，其在主面侧具有第一电极，并在背面侧具有第二电极；基材，其设有与第一电极连接的连接导体；密封树脂，其设置在基材上，将第一半导体元件进行密封；以及第一过孔，其设于密封树脂，并与第一半导体元件的第二电极电连接。

公开(公告)号：CN118866694A

公开(公告)日：2024-10-29

申请号：CN202310473824.X

申请日：2023-04-26

申请人： 鹏鼎控股(深圳)股份有限公司 ,  宏启胜精密电子(秦皇岛)有限公司

发明人： 徐菀翎

IPC分类号： H01L21/48 ,  H01L21/56 ,  H01L23/31 ,  H01L23/48 ,  H01L23/485 ,  H01L23/498

摘要： 本申请提供一种封装体及其制备方法以及封装互连结构。本申请通过对导电柱或导电孔沿高度方向进行切割形成导电部，从而可得到至少侧面具有导电部的封装体，进而能够使封装体通过侧面的导电部与电路板或是电子元件等导通，形成集成度较高的封装互连结构，有利于实现电子产品的多功能整合，提高资源的利用度。并且，导电孔形成的导电部延伸至了封装体(SiP单体)的顶面和/或底面，则SiP单体的上下两面也可与其他电子器件并排堆栈连接，降低了整体封装体积，进而实现了更高集成度更小体积的封装。另外，导电柱可与元器件等一同装贴至基板上，并一同塑封，无需对导电柱额外设置工序，提高了效率。

公开(公告)号：CN118843934A

公开(公告)日：2024-10-25

申请号：CN202280093417.X

申请日：2022-12-06

申请人： 华为数字能源技术有限公司

发明人： 安德里亚斯·蒙丁 ,  刘玉敏 ,  拉塞·彼得里·帕尔姆

IPC分类号： H01L23/367 ,  H01L23/485

摘要： 本发明涉及一种用于将半导体功率模块(310)安装到散热器(320)的混合键合片(200)，所述混合键合片(200)包括：导热芯层(210)，所述导热芯层具有上主面(210a)和与所述上主面(210a)相对的下主面(210b)；第一键合层(220)，所述第一键合层形成在所述芯层(210)的所述上主面(210a)处，用于将所述混合键合片(200)键合到半导体功率模块(310)上；第二键合层(230)，所述第二键合层形成在所述芯层(210)的所述下主面(210b)处，用于将所述混合键合片(200)键合到散热器(320)上；其中，所述芯层(210)被划分为在所述上主面(210a)与所述下主面(210b)之间并排形成的多个芯金属部分(212)和芯聚合物部分(211)，所述划分的芯金属部分(212)用于能够在所述半导体功率模块(310)与所述散热器(320)之间进行均匀的热传递，并且减少在所述混合键合片(200)与所述散热器(320)之间的界面处的热应力。

公开(公告)号：CN118841388A

公开(公告)日：2024-10-25

申请号：CN202410892218.6

申请日：2024-07-04

申请人： 友达光电股份有限公司

发明人： 陈富扬 ,  孙硕阳 ,  谢昊伦 ,  章钧 ,  李啸沄 ,  张于浩 ,  詹之筑

IPC分类号： H01L23/48 ,  H01L23/367 ,  H01L23/522 ,  H01L23/485 ,  H01L21/60

摘要： 本发明公开一种半导体结构及其制造方法，其中半导体结构包括基板、芯片、第一重分布互连结构、第二重分布互连结构以及至少一导电散热结构。基板具有相对的第一表面及第二表面。基板具有通孔和导电柱分别从第一表面延伸至第二表面。芯片设置于通孔内。第一重分布互连结构设置于第一表面和芯片上并电连接芯片。第二重分布互连结构设置于第二表面上并具有相对于第二表面的第三表面。所述导电散热结构从第三表面延伸至第二表面，且所述导电散热结构与芯片对应设置。所述导电散热结构包括金属部分。本发明的半导体结构具良好的散热效果。

公开(公告)号：CN118800750A

公开(公告)日：2024-10-18

申请号：CN202410053078.3

申请日：2024-01-15

申请人： 群创光电股份有限公司

发明人： 高克毅 ,  廖文祥 ,  施铭贤 ,  蔡承泽 ,  刘彦甫

IPC分类号： H01L23/485 ,  H01L21/60 ,  H01L23/31 ,  H01L21/56

摘要： 本发明公开一种电子装置与电路结构的制造方法，电子装置包括电子单元、围绕电子单元的封装层、电连接电子单元的电路结构与接合元件。电路结构包括电连接电子单元的第一金属层、设置在第一金属层上并具有开口的第一介电层以及设置于开口中第二金属层。接合元件重叠第二金属层，且至少部分接合元件设置于开口中。在剖视图中，第一介电层的顶面与第一金属层的顶面沿电子装置的法线方向的垂直距离为第一高度。第二金属层的顶面与第一金属层的顶面沿法线方向的垂直距离为第二高度。第一高度大于第二高度，且第一高度及第二高度的差值为大于或等于1微米且小于或等于15微米。

公开(公告)号：CN118782548A

公开(公告)日：2024-10-15

申请号：CN202410747453.4

申请日：2024-06-11

申请人： 台湾积体电路制造股份有限公司

发明人： 张宏宾 ,  谢正贤 ,  许立翰 ,  吴伟诚 ,  叶德强

IPC分类号： H01L23/31 ,  H01L23/485 ,  H01L21/56 ,  H01L21/60

摘要： 在实施例中，封装件包括：集成电路管芯，包括第一绝缘接合层和第一半导体衬底；以及中介层，包括第二绝缘接合层、第一密封环和第二半导体衬底。第二绝缘接合层以电介质对电介质接合而直接接合至第一绝缘接合层，并且其中集成电路管芯与第一密封环重叠。集成电路管芯的侧壁暴露在封装件的外侧壁处。本公开的实施例还涉及形成封装件的方法。

公开(公告)号：CN118763010A

公开(公告)日：2024-10-11

申请号：CN202411224793.5

申请日：2024-09-03

申请人： 北京七星华创微电子有限责任公司

发明人： 王亚飞 ,  苗春蕾 ,  杨鲁东 ,  李宏 ,  吴雷

IPC分类号： H01L21/60 ,  H01L21/66 ,  H01L23/485 ,  G06T7/11 ,  G06V10/74 ,  G06V10/762

摘要： 本发明涉及芯片封装技术领域，提出了用于芯片的小型化封装方法，包括：原材料准备，将底层芯片贴装在基底上，完成后继续贴装转接板和顶层芯片；贴装完成后进行引线键合和焊接等，完成对芯片的小型化封装，封装完成后采集整个封装组合器件的三维点云数据，通过分析生产的芯片的小型化封装组合器件的三维点云数据的结构偏差特征对芯片小型化封装过程中封装的堆叠结构进行自适应调整。本申请通过在芯片的小型化封装中添加转接板，并对芯片进行堆叠封装的过程进行自适应调整，提高芯片小型化封装的质量。

公开(公告)号：CN118738029A

公开(公告)日：2024-10-01

申请号：CN202311769158.0

申请日：2023-12-21

申请人： 星科金朋私人有限公司

发明人： 申容武 ,  李喜秀 ,  权殊净

IPC分类号： H01L23/552 ,  H01L23/482 ,  H01L23/485 ,  H01L21/56 ,  H01L21/60

摘要： 公开了形成具有用于3D堆叠封装的石墨烯核壳的互连结构的半导体器件和方法。一种半导体器件具有：基板；和第一电组件，其被部署在基板上方。第一包封物被沉积在第一电组件和基板上方。包括石墨烯核壳的互连结构形成在第一包封物上方或通过第一包封物。石墨烯核壳有铜核或银核。互连结构具有多个由石墨烯覆盖的核，并且石墨烯在互连结构内互连以形成电路径。互连结构具有热固性材料或聚合物或复合环氧树脂类型基质，并且石墨烯核壳被嵌入在热固性材料或聚合物或复合环氧树脂类型基质内。第二电组件被部署在第一包封物上方。第二包封物被沉积在第二电组件上方。屏蔽层被形成在第二包封物上方。屏蔽层可以具有石墨烯核壳。