-
公开(公告)号：CN118782548A
公开(公告)日：2024-10-15
申请号：CN202410747453.4
申请日：2024-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/485 , H01L21/56 , H01L21/60
Abstract: 在实施例中，封装件包括：集成电路管芯，包括第一绝缘接合层和第一半导体衬底；以及中介层，包括第二绝缘接合层、第一密封环和第二半导体衬底。第二绝缘接合层以电介质对电介质接合而直接接合至第一绝缘接合层，并且其中集成电路管芯与第一密封环重叠。集成电路管芯的侧壁暴露在封装件的外侧壁处。本公开的实施例还涉及形成封装件的方法。
-
公开(公告)号：CN118763055A
公开(公告)日：2024-10-11
申请号：CN202410771060.7
申请日：2024-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 一种封装器件，包括顶部管芯，该顶部管芯具有在晶体管层的第一表面上的顶部互连结构，和在晶体管层的第二表面上的底部互连结构。顶部互连结构或者底部互连结构中的一个直接接合至底部管芯上。底部互连结构包括直接接触晶体管接触件的电源轨，晶体管接触件直接接触晶体管层中的晶体管结构。本申请实施例还公开一种形成封装件器件的方法。
-
公开(公告)号：CN107452634B
公开(公告)日：2021-03-09
申请号：CN201710344109.0
申请日：2017-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/60 , H01L23/48 , H01L23/488
Abstract: 凸块下冶金(UBM)和再分布层(RDL)布线结构包括形成在管芯上方的RDL。RDL包括第一导电部分和第二导电部分。在RDL中第一导电部分和第二导电部分处于相同水平。RDL的第一导电部分通过RDL的绝缘材料与RDL的第二导电部分分离。UBM层形成在RDL上方。UBM层包括导电UBM迹线和导电UBM焊盘。UBM迹线将RDL的第一导电部分电连接至RDL的第二导电部分。UBM焊盘电连接至RDL的第二导电部分。导电连接器形成在UBM焊盘上方并且电连接至UBM焊盘。本发明实施例提供一种形成封装件的方法。
-
公开(公告)号：CN107808870B
公开(公告)日：2020-01-14
申请号：CN201710534227.8
申请日：2017-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 实施例封装件包括第一集成电路管芯，围绕第一集成电路管芯的密封剂以及将第一导电通孔电连接到第二导电通孔的导线。该导线包括位于第一集成电路管芯上方并且具有沿第一方向延伸的第一长度方向尺寸的第一段，以及具有沿与第一方向不同的第二方向延伸的第二纵向尺寸的第二段。第二段在第一集成电路管芯和密封剂之间的边界上方延伸。本发明的实施例还提供了一种形成半导体器件的方法。
-
公开(公告)号：CN106558559B
公开(公告)日：2019-03-01
申请号：CN201610765751.1
申请日：2016-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/522 , H01L23/528 , H01L21/60
Abstract: 本发明的实施例提供了半导体器件及制造方法。一种具有接合焊盘的再分布层形成在衬底上方，其中一个或多个网孔延伸穿过接合焊盘。网孔可以布置为圆形形状，并且钝化层可以形成在接合焊盘和网孔上方。开口形成为穿过钝化层以及凸块下金属形成为与接合焊盘的暴露部分接触且在网孔上方延伸。通过利用网孔，可以减小或消除可能发生的侧壁分层和剥离。
-
Patent Agency Ranking
公开(公告)号：CN106548996B
公开(公告)日：2019-02-22
申请号：CN201610609240.0
申请日：2016-07-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L23/48
Abstract: 本发明涉及一种结构，包括：金属焊盘、具有覆盖金属焊盘的边缘部分的部分的钝化层和在钝化层上方的伪金属板。伪金属板中具有多个贯穿开口。伪金属板具有锯齿形边缘。介电层具有在伪金属板上面的第一部分、填充多个第一贯穿开口的第二部分和接触第一锯齿形边缘的第三部分。本发明的实施例还涉及具有锯齿形边缘的伪金属。
-
公开(公告)号：CN108987380A
公开(公告)日：2018-12-11
申请号：CN201711338372.5
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L21/60 , H01L21/56 , H01L23/31 , H01L23/522
Abstract: 一种实施例封装件包括密封在第一密封剂中的第一集成电路管芯；延伸穿过第一密封剂的第一贯通孔；以及设置在位于第一贯通孔和第一密封剂上方的介电层中的导电焊盘。导电焊盘包括第一区域，其中，在顶视图中，第一区域电连接至第一贯通孔并且具有环绕第一贯通孔的外边界的外边界。封装件还包括延伸穿过导电焊盘的第一区域的第一介电区。在顶视图中，第一区域的材料环绕第一介电区。本发明的实施例还涉及半导体封装件中的导电通孔及其形成方法。
-
公开(公告)号：CN104657532B
公开(公告)日：2018-07-27
申请号：CN201410032860.3
申请日：2014-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5077 , G06F17/5009 , G06F17/5081 , G06F2217/02 , G06F2217/06 , G06F2217/08 , G06F2217/38 , G06F2217/40 , H01L24/11 , H01L24/13 , H01L2224/13005 , H01L2224/16227 , H01L2924/15311
Abstract: 本发明公开了半导体器件设计方法和导电凸块图案增强方法。在些实施例中,设计半导体器件的方法包括:设计导电凸块图案设计;以及对导电凸块图案设计执行导电凸块图案增强算法以产生增强的导电凸块图案设计。基于增强的导电凸块图案设计来设计布线图案。对布线图案执行设计规则检查(DRC)程序。
-
公开(公告)号：CN108122861A
公开(公告)日：2018-06-05
申请号：CN201710478033.0
申请日：2017-06-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/522 , H01L25/065
Abstract: 本发明实施例提供一种形成封装结构的方法及一种封装结构。所述方法包括将主管芯与虚设管芯并排地放置在载体衬底上。所述方法还包括沿所述主管芯的侧壁及所述虚设管芯的侧壁形成模塑料。所述方法还包括在所述主管芯及所述虚设管芯之上形成包括多个通孔及多个导电线的重布线层，其中所述多个通孔及所述导电线电连接到所述主管芯的连接件。所述方法还包括移除所述载体衬底。
-
公开(公告)号：CN107342277A
公开(公告)日：2017-11-10
申请号：CN201710213919.2
申请日：2017-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 实施例器件包括集成电路管芯和位于集成电路管芯上方的第一金属化图案。第一金属化图案包括具有延伸穿过第一导电区的第一孔的第一伪图案。该器件还包括位于第一金属化图案上方的第二金属化图案。第二金属化图案包括具有延伸穿过第二导电区的第二孔的第二伪图案。第二孔以凸出的方式布置为与第一孔的部分和第一导电区的部分重叠。本发明还提供了封装件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.033 seconds)
