-
公开(公告)号：CN118900935A
公开(公告)日：2024-11-05
申请号：CN202380027859.9
申请日：2023-03-17
申请人： 三菱瓦斯化学株式会社
发明人： 尾家俊行
IPC分类号： C23F11/00 , C23F11/12 , C11D7/10 , C11D7/34 , C11D7/36 , H01L21/02 , H01L21/28 , H01L21/304 , H01L21/768 , H01L25/07 , H01L25/065 , H01L25/18
摘要： 提供一种防止铜表面的氧化的手段。一种铜表面保护用组合物，其包含铜表面保护剂和溶剂，所述铜表面保护剂选自由下式(1)～(3)所示的化合物和它们的盐组成的组中的至少一种。#imgabs0#
-
公开(公告)号：CN112820722B
公开(公告)日：2024-11-01
申请号：CN202011224687.9
申请日：2020-11-05
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L25/065 , H01L21/98
摘要： 在实施例中，一种器件包括：第一管芯阵列，包括第一集成电路管芯，第一集成电路管芯的取向沿着第一管芯阵列的行和列交替；第一介电层，围绕第一集成电路管芯，第一介电层和第一集成电路管芯的表面是平坦的；第二管芯阵列，包括位于第一介电层和第一集成电路管芯上的第二集成电路管芯，第二集成电路管芯的取向沿着第二管芯阵列的行和列交替，第二集成电路管芯的前侧通过金属对金属接合和通过电介质对电介质接合而接合至第一集成电路管芯的前侧；以及第二介电层，围绕第二集成电路管芯，第二介电层和第二集成电路管芯的表面是平坦的。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN118872048A
公开(公告)日：2024-10-29
申请号：CN202380024656.4
申请日：2023-01-27
申请人： 美商艾德亚半导体接合科技有限公司
IPC分类号： H01L23/367 , H01L23/043 , H01L23/538 , H05K1/18 , H01L25/065 , H01L25/18 , H01L23/46 , H01L23/00 , H10B80/00
摘要： 公开了一种集成器件封装件。集成器件封装件可以包括载体和结合到载体的盖。载体和盖至少部分地限定被配置为接收冷却剂的腔。集成器件封装件可以包括至少设置在载体的一部分上的无机材料层。无机材料层的至少一部分被暴露于腔并且被配置为接触冷却剂。盖可以在没有中间粘合剂的情况下被直接结合到载体。集成器件封装件可以包括设置在腔中并且结合到载体的集成器件裸片。集成器件裸片可以在没有中间粘合剂的情况下直接结合到载体。
-
-
公开(公告)号：CN113178433B
公开(公告)日：2024-10-18
申请号：CN202110340768.3
申请日：2021-03-30
申请人： 台湾积体电路制造股份有限公司
摘要： 提供3D IC封装件及其形成方法。该3D IC封装件包括：第一IC管芯，包括位于第一IC管芯的背侧处的第一衬底；第二IC管芯，堆叠在第一IC管芯的背侧处并且面向第一衬底；TSV，穿过第一衬底并且电连接第一IC管芯和第二IC管芯，该TSV具有TSV单元，该TSV单元包括围绕TSV的TSV单元边界；以及保护模块，在第一衬底中制造，其中，保护模块电连接至TSV，并且保护模块位于TSV单元内。
-
公开(公告)号：CN110600456B
公开(公告)日：2024-10-18
申请号：CN201910965962.3
申请日：2019-10-12
申请人： 深圳市芯域联合半导体科技有限公司
发明人： 刘军
IPC分类号： H01L25/065 , H01L23/04 , H01L23/367 , H01L23/373 , H01L23/48
摘要： 一种低压铝栅双层芯片结构，本发明涉及芯片技术领域，一号芯片设置在二号芯片的上方，且两者均设置于外壳的内部，一号芯片的底表面设有锡圈，二号芯片的上表面开设有与锡圈相互嵌合设置的圈槽，一号芯片的两侧边连接有数个一号端子，一号端子上下活动插设在开设于外壳侧壁的让位孔中，一号端子外侧的让位孔中嵌设有导热硅胶片，二号芯片的两侧边连接有数个二号端子，二号端子穿过外壳的侧壁后露设于外壳的外部。其能够满足多元器件的焊接需求，且具有较好的散热性能，大大提高元器件的安装数量，延长元器件的使用寿命。
-
公开(公告)号：CN118738033A
公开(公告)日：2024-10-01
申请号：CN202410954849.6
申请日：2024-07-17
申请人： 威海嘉瑞光电科技股份有限公司
发明人： 汪俊朋
IPC分类号： H01L25/065 , H01L25/00 , H01L23/29 , H01L23/373 , B82Y40/00
摘要： 本发明涉及一种多管芯封装结构及其形成方法，涉及半导体技术领域。在本发明中，通过在第一绝缘保护层中形成多个分离设置的第一金属离子注入区，通过在第二绝缘保护层中形成多个分离设置的第二金属离子注入区，接着对第一绝缘保护层以及第二绝缘保护层进行退火处理，使得所述第一金属离子注入区转变为第一金属纳米晶区域，并使得所述第二金属离子注入区转变为第二金属纳米晶区域，通过上述工艺使得第一绝缘保护层以及所述第二绝缘保护层具有优异的导热性能。
-
公开(公告)号：CN118696414A
公开(公告)日：2024-09-24
申请号：CN202380021865.3
申请日：2023-02-15
申请人： 大日本印刷株式会社
发明人： 仓持悟
摘要： 半导体封装件具备中介体、与中介体相邻的再布线层芯片、以及与中介体和再布线层芯片重叠的半导体元件。再布线层芯片包含：再布线要素，其包含与所述半导体元件重叠的面；以及包含树脂的第1模制树脂层，其安装于所述再布线要素中的位于与所述半导体元件重叠的面的相反侧的面上。再布线要素包含具有绝缘性的绝缘层、和被所述绝缘层覆盖的第1再布线层，第1再布线层包含第1导电部，所述第1导电部的至少一部分位于所述再布线要素的与所述半导体元件重叠的面，中介体包含第2再布线层，所述第2再布线层包含位于所述中介体的与所述半导体元件重叠的面的第2导电部。所述半导体元件与所述第1导电部和所述第2导电部电气连接。
-
公开(公告)号：CN118678699A
公开(公告)日：2024-09-20
申请号：CN202410065917.3
申请日：2024-01-17
申请人： 铠侠股份有限公司
发明人： 荒井俊光
IPC分类号： H10B80/00 , H01L25/065 , H01L25/07 , H01L25/04
摘要： 实施方式提供一种不仅防止半导体芯片的破裂，并且能够实现薄型化的半导体装置。实施方式的半导体装置具备贴附有第1薄膜状粘合剂的半导体芯片、及贴附有第2薄膜状粘合剂的半导体芯片。半导体芯片经由第2薄膜状粘合剂叠层于半导体芯片的正面。半导体芯片中，具有当从与正面正交的方向观察时与半导体芯片不重合的悬突区域。第1薄膜状粘合剂具备覆盖半导体芯片的整个背面的基盘部、及从基盘部延展至半导体芯片的外侧的延展部。当从与正面正交的方向观察时，延展部的至少一部分与所述悬突区域重合，且延展部的厚度比基盘部的厚度更厚。
-
公开(公告)号：CN118676088A
公开(公告)日：2024-09-20
申请号：CN202410920030.8
申请日：2024-07-10
申请人： 宏茂微电子(上海)有限公司
IPC分类号： H01L23/48 , H01L23/488 , H01L21/50 , H01L21/60 , H01L21/768 , H01L21/78 , H01L25/065
摘要： 本发明涉及半导体封装技术领域，具体地说是一种芯片堆叠结构及封装方法。堆叠结构包括底层芯片和堆叠芯片，多层堆叠芯片依次堆叠在底层芯片上，堆叠芯片的焊盘设有漏孔，漏孔下方开设有连通下层芯片焊盘的孔，孔内填充有用于上下焊盘互联的导电结构，多层堆叠芯片的导电结构互相连通，本发明还提供一种芯片堆叠结构的封装方法，同现有技术相比，通过对焊盘进行漏孔设计，解决了向上堆叠的芯片堆叠后TSV的接触孔需要转移的问题，实现了叠层芯片的焊盘与TSV孔的原位接触，提高了TSV孔的布局密度。
-
-
-
-
-
-
-
-
-
搜索结果
5147 条记录 (耗时 0.023 秒)
