-
公开(公告)号：CN110970553A
公开(公告)日：2020-04-07
申请号：CN201910897145.9
申请日：2019-09-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及集成电路和形成集成电路的方法。一种形成集成电路的方法，包括：形成磁性隧道结(MTJ)堆叠层；在MTJ堆叠层上方沉积导电蚀刻停止层；在导电蚀刻停止层上方沉积导电硬掩模；以及图案化导电硬掩模以形成蚀刻掩模。图案化被导电蚀刻停止层停止。方法还包括：使用蚀刻掩模来蚀刻导电蚀刻停止层以定义图案；以及蚀刻MTJ堆叠层以形成MTJ堆叠。
-
公开(公告)号：CN103165414B
公开(公告)日：2016-09-21
申请号：CN201210200363.0
申请日：2012-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
CPC classification number: H01L21/3086 , H01L21/0337 , H01L21/0338 , H01L21/31144 , H01L21/32
Abstract: 本公开内容提供一种方法，包括提供半导体衬底并且在半导体衬底上方形成第一层和第二层。图案化第一层，以提供第一元件、第二元件、以及介于第一元件和第二元件之间的空间。然后，在第一层的第一元件和第二元件上的侧壁上形成隔离元件。随后，使用隔离元件以及第一元件和第二元件作为掩模元件蚀刻第二层。本发明还提供了形成用于半导体器件的图案的方法。
-
公开(公告)号：CN103165414A
公开(公告)日：2013-06-19
申请号：CN201210200363.0
申请日：2012-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
CPC classification number: H01L21/3086 , H01L21/0337 , H01L21/0338 , H01L21/31144 , H01L21/32
Abstract: 本公开内容提供一种方法，包括提供半导体衬底并且在半导体衬底上方形成第一层和第二层。图案化第一层，以提供第一元件、第二元件、以及介于第一元件和第二元件之间的空间。然后，在第一层的第一元件和第二元件上的侧壁上形成隔离元件。随后，使用隔离元件以及第一元件和第二元件作为掩模元件蚀刻第二层。本发明还提供了形成用于半导体器件的图案的方法。
-
公开(公告)号：CN111129067A
公开(公告)日：2020-05-08
申请号：CN201911043521.4
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及具有磁性隧道结的半导体器件。本公开提供了具有磁性隧道结的半导体器件。一种半导体器件包括：衬底；存储器阵列，位于衬底上方，存储器阵列包括第一磁性隧道结(MTJ)，其中第一MTJ位于衬底上方的第一电介质层中；以及电阻器电路，位于衬底上方，电阻器电路包括第二MTJ，其中第二MTJ位于第一电介质层中。
-
公开(公告)号：CN105097663B
公开(公告)日：2019-05-24
申请号：CN201410371298.7
申请日：2014-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L23/53295 , H01L21/764 , H01L21/7682 , H01L21/76832 , H01L21/76834 , H01L21/76849 , H01L21/7685 , H01L21/76852 , H01L23/5222 , H01L23/5223 , H01L23/5283 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/5329 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种方法，包括在衬底上的介电层中形成导电部件。在衬底上形成第一硬掩模层和下面的第二硬掩模层。第二硬掩模层对等离子体蚀刻工艺的蚀刻选择性高于第一硬掩模层对等离子体蚀刻工艺的蚀刻选择性。第二硬掩模层可以在形成掩蔽元件期间保护介电层。该方法还包括：实施等离子体蚀刻工艺，以在介电层中形成沟槽，该蚀刻工艺还可以去除第一硬掩模层。然后，在沟槽的上方形成盖顶，以形成邻近导电部件的气隙结构。本发明还提供了一种形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN106158827A
公开(公告)日：2016-11-23
申请号：CN201510205243.3
申请日：2015-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L21/768
CPC classification number: H01L23/5226 , H01L21/31144 , H01L21/76808 , H01L21/7682 , H01L21/76831 , H01L21/76832 , H01L21/76834 , H01L23/5222 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L23/53266 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 一种器件包括位于第一介电层中的第一沟槽的侧壁和底部上方的第一保护层、位于第一保护层上方的第一阻挡层、位于第一沟槽中的第一金属线、位于第一介电层中的第二沟槽的侧壁和底部上方的第二保护层、位于第二保护层上方的第二阻挡层、位于第二沟槽中的第二金属线、位于第一沟槽和第二沟槽之间的气隙以及位于第一介电层中的第三沟槽的侧壁上方的第三保护层，其中，第一保护层、第二保护层和第三保护层由相同的材料形成。本发明实施例涉及气隙结构和方法。
-
公开(公告)号：CN104701248A
公开(公告)日：2015-06-10
申请号：CN201410750576.X
申请日：2014-12-09
Applicant: 台湾积体电路制造股份有限公司
Inventor： 丁致远
IPC: H01L21/768 , H01L23/532
CPC classification number: H01L23/5283 , H01L21/76811 , H01L21/7682 , H01L23/5329 , H01L2924/0002 , H01L2924/00 , H01L21/76877 , H01L23/5226
Abstract: 本发明提供了用于半导体器件的互连结构。提供了互连件以及形成半导体器件的互连件的方法。形成具有不同宽度的导线。在设计包括覆盖通孔的地方使用较宽的导线，以及在不包括覆盖通孔的地方使用较窄的导线。形成覆盖介电层，并且形成沟槽和通孔以延伸穿过覆盖介电层到达较宽的导线。可以与诸如较窄导线的所选导线相邻地形成空隙或气隙。
-
公开(公告)号：CN101303975A
公开(公告)日：2008-11-12
申请号：CN200710154750.4
申请日：2007-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/308 , H01L21/28 , H01L21/336 , H01L29/78 , H01L29/423
CPC classification number: H01L29/7851 , H01L29/0649 , H01L29/66795 , H01L29/7853
Abstract: 本发明提供一种鳍式场效应晶体管及其形成方法，此鳍式场效应晶体管包括：半导体衬底，具有鳍状物结构，介于包含顶部与底部的两个沟槽之间；浅沟槽隔离物，形成于该沟槽的底部；栅极电极，位于该鳍状物结构以及该浅沟槽隔离物的上方，其中该栅极电极大体上垂直于该鳍状物结构；栅极介电层，沿着该鳍状物结构的侧壁形成；以及源极/漏极掺杂区域，形成于该鳍状物结构之中。本发明可降低鳍式场效应晶体管的高低起伏并且可改善制造流程的整合度。
-
公开(公告)号：CN110970553B
公开(公告)日：2023-04-28
申请号：CN201910897145.9
申请日：2019-09-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及集成电路和形成集成电路的方法。一种形成集成电路的方法，包括：形成磁性隧道结(MTJ)堆叠层；在MTJ堆叠层上方沉积导电蚀刻停止层；在导电蚀刻停止层上方沉积导电硬掩模；以及图案化导电硬掩模以形成蚀刻掩模。图案化被导电蚀刻停止层停止。方法还包括：使用蚀刻掩模来蚀刻导电蚀刻停止层以定义图案；以及蚀刻MTJ堆叠层以形成MTJ堆叠。
-
公开(公告)号：CN106158827B
公开(公告)日：2019-06-14
申请号：CN201510205243.3
申请日：2015-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L21/768
CPC classification number: H01L23/5226 , H01L21/31144 , H01L21/76808 , H01L21/7682 , H01L21/76831 , H01L21/76832 , H01L21/76834 , H01L23/5222 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L23/53266 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 一种器件包括位于第一介电层中的第一沟槽的侧壁和底部上方的第一保护层、位于第一保护层上方的第一阻挡层、位于第一沟槽中的第一金属线、位于第一介电层中的第二沟槽的侧壁和底部上方的第二保护层、位于第二保护层上方的第二阻挡层、位于第二沟槽中的第二金属线、位于第一沟槽和第二沟槽之间的气隙以及位于第一介电层中的第三沟槽的侧壁上方的第三保护层，其中，第一保护层、第二保护层和第三保护层由相同的材料形成。本发明实施例涉及气隙结构和方法。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.03 seconds)
