制造半导体元件的方法
    1.
    发明公开

    公开(公告)号:CN113764284A

    公开(公告)日:2021-12-07

    申请号:CN202110814514.0

    申请日:2021-07-19

    Inventor: 苏怡年 陈育裕

    Abstract: 一种制造半导体元件的方法,本揭露内容的实施例提供用于形成具有介电切割特征的导电线路的方法。具体而言,本揭露内容的实施例提供一种用于使用两个图案化制程而形成导电线路图案的方法。在第一图案化制程中形成线路图案。在第二图案化制程中,在切割图案之上形成线路图案。通过形成具有宽度小于线路图案的线路宽度的切割开口,且接着采用遮罩材料填充该切割开口,而形成切割图案。

    形成半导体器件的方法
    2.
    发明公开

    公开(公告)号:CN110957211A

    公开(公告)日:2020-04-03

    申请号:CN201910913332.1

    申请日:2019-09-25

    Abstract: 本公开涉及形成半导体器件的方法。一种方法,包括:在第一电介质层上方沉积第二电介质层;在第二电介质层上方沉积第三电介质层;在第三电介质层中图案化多个第一开口;穿过第一开口蚀刻第二电介质层以在第二电介质层中形成第二开口;执行从第一方向针对第二电介质层的等离子体蚀刻工艺,该等离子体蚀刻工艺在第一方向上延伸第二开口;以及穿过第二开口蚀刻第一电介质层以在第一电介质层中形成第三开口。

    在制程中测量低介电常数的薄膜性质

    公开(公告)号:CN1848396A

    公开(公告)日:2006-10-18

    申请号:CN200610066511.9

    申请日:2006-03-28

    CPC classification number: G01N21/211

    Abstract: 一种决定制造基板上低介电常数薄膜的介电系数的方法与系统。此方法包含用椭圆仪测量介电常数的电子组成,用红外光谱仪测量介电常数的离子组成,用微波光谱仪测量整体介电常数,推导出介电常数的偶极组成。此测量方法为非接触式。该系统包含:一椭圆仪用来测量该低介电常数薄膜的该介电常数的一电子组成和产生一测量电子组成;一红外光谱仪用来测量该低介电常数薄膜的该介电常数的一离子组成和产生一测量离子组成;一微波光谱仪用来测量该低介电常数薄膜的一整体介电常数和产生一测量的整体介电常数;一装置利用该测量的电子组成、该测量的离子组成和该测量的整体介电常数用来推导该介电常数的一偶极组成。

    半导体结构
    4.
    发明公开

    公开(公告)号:CN115376996A

    公开(公告)日:2022-11-22

    申请号:CN202210713151.6

    申请日:2022-06-22

    Inventor: 苏怡年

    Abstract: 本公开提出一种半导体结构。包括在制作工艺时形成凹陷于金属层中,以改善制成并降低导电通孔的接点电阻。半导体结构包括介电层、金属层、蚀刻停止层、与导电通孔。介电层的上表面延伸高于金属层的上表面,且导电通孔的下表面延伸低于介电层的上表面。

    形成半导体器件的方法
    5.
    发明授权

    公开(公告)号:CN110957211B

    公开(公告)日:2022-08-12

    申请号:CN201910913332.1

    申请日:2019-09-25

    Abstract: 本公开涉及形成半导体器件的方法。一种方法,包括:在第一电介质层上方沉积第二电介质层;在第二电介质层上方沉积第三电介质层;在第三电介质层中图案化多个第一开口;穿过第一开口蚀刻第二电介质层以在第二电介质层中形成第二开口;执行从第一方向针对第二电介质层的等离子体蚀刻工艺,该等离子体蚀刻工艺在第一方向上延伸第二开口;以及穿过第二开口蚀刻第一电介质层以在第一电介质层中形成第三开口。

    半导体结构及其形成方法
    6.
    发明公开

    公开(公告)号:CN113948452A

    公开(公告)日:2022-01-18

    申请号:CN202110861455.2

    申请日:2021-07-29

    Inventor: 苏怡年 谢志宏

    Abstract: 本公开涉及半导体结构及其形成方法。一种方法包括:在电介质层之上形成第一心轴和第二心轴;以及在所述第一心轴和所述第二心轴上分别形成第一间隔件和第二间隔件。所述第一间隔件和所述第二间隔件彼此相邻,并且在所述第一间隔件和所述第二间隔件之间具有空间。蚀刻所述电介质层以在所述电介质层中形成开口,其中,所述开口与所述空间重叠,并且其中,所述第一间隔件和所述第二间隔件用作所述蚀刻中的蚀刻掩模的一部分。将导电材料填充到所述开口中。对所述导电材料执行平坦化工艺。

    形成互连结构的方法
    8.
    发明授权

    公开(公告)号:CN113658906B

    公开(公告)日:2023-12-22

    申请号:CN202110302605.6

    申请日:2021-03-22

    Inventor: 苏怡年 陈育裕

    Abstract: 在一些实施方式中,本揭露是关于一种形成互连结构的方法,此方法包含沉积多个硬罩幕层于互连介电层上。沉积第一图案化层于多个硬罩幕层上,并形成第一罩幕结构于第一图案化层上。第一罩幕结构具有透过第一极紫外线(EUV)微影制程形成的开口。依照第一罩幕结构移除部分的第一图案化层。形成第二罩幕结构于经图案化的第一图案化层内。第三罩幕结构形成于最上方的硬罩幕层上,且具有透过第二极紫外线微影制程形成的开口。进行移除制程,以图案化多个硬罩幕层,借以在互连介电层中形成开口,并于互连介电层的开口内形成具有圆角的互连导线。

    半导体结构及其形成方法
    10.
    发明公开

    公开(公告)号:CN114823498A

    公开(公告)日:2022-07-29

    申请号:CN202210183546.X

    申请日:2022-02-28

    Abstract: 方法包括蚀刻介电层以形成开口。使介电层下面的第一导电部件暴露于开口。沉积牺牲间隔件层以延伸至开口中。对牺牲间隔件层进行图案化。去除牺牲间隔件层的位于开口的底部处的底部部分以露出第一导电部件,并且留下牺牲间隔件层的位于开口内和介电层的侧壁上的垂直部分以形成环。在开口中形成第二导电部件。第二导电部件被环环绕,并位于第一导电部件上方并电耦接至第一导电部件。去除环的至少一部分以形成空气间隔件。本申请的实施例还涉及半导体结构及其形成方法。

Patent Agency Ranking