-
公开(公告)号：CN100580888C
公开(公告)日：2010-01-13
申请号：CN200710154750.4
申请日：2007-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/308 , H01L21/28 , H01L21/336 , H01L29/78 , H01L29/423
CPC classification number: H01L29/7851 , H01L29/0649 , H01L29/66795 , H01L29/7853
Abstract: 本发明提供一种鳍式场效应晶体管形成方法，包括：提供半导体衬底；在该半导体衬底上方形成第一掩模层；在该第一掩模层上方形成第二掩模层；在该第二掩模层上方形成光致抗蚀剂图案，其具有第一宽度；利用该光致抗蚀剂图案作为蚀刻掩模，并且蚀刻该第二掩模层；修整该光致抗蚀剂图案，以形成修整后的光致抗蚀剂图案，具有第二宽度，其小于该第一宽度；利用该修整后的光致抗蚀剂图案作为蚀刻掩模，并且蚀刻该第二掩模层以及该第一掩模层，以形成由该第一掩模层以及该第二掩模层构成的叠层掩模；以及蚀刻该半导体衬底以形成鳍状物结构，其介于两个沟槽之间。本发明可降低鳍式场效应晶体管的高低起伏并且可改善制造流程的整合度。
-
公开(公告)号：CN1855472A
公开(公告)日：2006-11-01
申请号：CN200510075665.X
申请日：2005-06-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L27/11 , H01L21/8244
Abstract: 本发明提供一种半导体装置以及用于形成SRAM单元的方法。其中，该半导体装置包括：第一元件、第二元件、斜置接触型导线。该第一元件，其大致呈一第一方向。该第二元件，其大致呈一第二方向，其中该第二方向与该第一方向平行或垂直。该斜置接触型导线，其与该第一元件及该第二元件电性连结。本发明有效地减少了集成电路的布局面积。斜置接触型导线设计使得布局更加有弹性且更加紧密。接触型导线之间的相互干扰也得以降低。
-
公开(公告)号：CN1812126A
公开(公告)日：2006-08-02
申请号：CN200510123256.2
申请日：2005-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78
CPC classification number: H01L29/665 , H01L21/28518 , H01L21/76829 , H01L29/51 , H01L29/6656 , H01L29/66575 , H01L29/7833 , H01L29/7843
Abstract: 本发明是有关于一种利用延伸间隙壁的半导体元件。在一实施例中，此半导体元件包括在半导体基材上的闸极以及在闸极侧壁上的介电衬垫物。此半导体元件亦包括延伸间隙壁，此延伸间隙壁是毗邻介电衬垫物且沿着半导体基材侧向延伸越过介电衬垫物。此半导体元件更包括源极/汲极，此源极/汲极是位于半导体基材上表面的下方且毗邻于闸极下方的通道区。此源极/汲极是延伸至介电衬垫物及延伸间隙壁的下方。此半导体元件另更包括金属硅化区，此金属硅化区是在部分的源极/汲极的上方且沿着半导体基材侧向延伸越过延伸间隙壁。因此，金属硅化区是位于部分的源极/汲极的上方，而延伸间隙壁则介于介电衬垫物与金属硅化区之间。
-
公开(公告)号：CN102901847B
公开(公告)日：2016-03-23
申请号：CN201210165717.2
申请日：2012-05-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2889 , G01R31/2601 , G01R31/318511 , G01R31/318558 , G01R31/318572
Abstract: 一种半导体测试装置与测试半导体元件的方法，该装置包括多个测试焊盘；多个测试单元；一开关电路，耦合于测试焊盘与测试单元之间，开关电路包括多个开关元件；以及一控制电路，与开关电路耦合，控制电路可操控使选择性的开启开关元件的一子集合，以建立测试单元之中一被选择的测试单元以及一个或数个测试焊盘之间的电性连结。本发明可以减少测试焊盘的数量，容纳更多的测试单元，更符合先进以及未来集成电路的需求。
-
公开(公告)号：CN1945829A
公开(公告)日：2007-04-11
申请号：CN200610140004.5
申请日：2006-10-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/108 , H01L21/82 , H01L21/8242
CPC classification number: H01L28/82 , H01L21/845 , H01L27/10823 , H01L27/10826 , H01L27/10879 , H01L27/10894 , H01L27/10897 , H01L27/1211 , H01L29/66795 , H01L29/785
Abstract: 本发明是有关一种单一电晶体型和巨集电晶体型的半导体装置的制造方法与结构，是一种单一电晶体(1T－RAM)型的随机存取记忆位元晶单元和其制造方法。其是提供一种MIM(Metal－Insulator－Metal；金属/绝缘体/金属)电容结构；及在包含有1T－RAM位元晶单元的finFET电晶体(鳍式场效电晶体)的整合集成制程中，制造MIM电容结构的方法。此finFET电晶体和MIM电容是形成于记忆体区，并揭示非对称制程。1T－RAM记忆晶单元和其他电晶体可结合成巨集(Macro)晶单元，而多个巨集晶单元可形成集成电路。MIM电容可包含奈米粒子或奈米结构，以有效增加电容量。FinFET电晶体可形成于绝缘体上，而MIM电容可形成于基材的层间绝缘层中。此制造上述结构的制程可利于使用习知光罩。
-
Patent Agency Ranking
公开(公告)号：CN1828899A
公开(公告)日：2006-09-06
申请号：CN200610003776.4
申请日：2006-02-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L29/785 , H01L29/66795 , H01L29/78687
Abstract: 本发明是有关于一种用于形成可达6个场效应晶体管元件的多闸极区域场效应晶体管元件及其形成方法，该元件包括：一包括半导体材料的多鳍状结构，设置在基材之上；该多鳍状结构包括实质平行间隔分开的侧壁部分，每一侧壁部分包括主要内、外表面与上表面；其中每一表面包括一表面用以形成一场效应晶体管于其上。本发明包括多闸极区域的先进CMOS FET元件结构，其具有改进的元件速度与性能以适用于形成先进的集成电路元件。
-
公开(公告)号：CN102901847A
公开(公告)日：2013-01-30
申请号：CN201210165717.2
申请日：2012-05-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2889 , G01R31/2601 , G01R31/318511 , G01R31/318558 , G01R31/318572
Abstract: 一种半导体测试装置与测试半导体元件的方法，该装置包括多个测试焊盘；多个测试单元；一开关电路，耦合于测试焊盘与测试单元之间，开关电路包括多个开关元件；以及一控制电路，与开关电路耦合，控制电路可操控使选择性的开启开关元件的一子集合，以建立测试单元之中一被选择的测试单元以及一个或数个测试焊盘之间的电性连结。本发明可以减少测试焊盘的数量，容纳更多的测试单元，更符合先进以及未来集成电路的需求。
-
公开(公告)号：CN101355053A
公开(公告)日：2009-01-28
申请号：CN200810135549.6
申请日：2006-02-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
CPC classification number: H01L29/785 , H01L29/66795 , H01L29/78687
Abstract: 本发明是有关于一种用于形成可达6个场效应晶体管元件的多栅极区域场效应晶体管元件及其形成方法，该元件包括：一包括半导体材料的多鳍状结构，设置在基材之上；该多鳍状结构包括实质平行间隔分开的侧壁部分，每一侧壁部分包括主要内、外表面与上表面；其中每一表面包括一表面用以形成一场效应晶体管于其上。本发明包括多栅极区域的先进CMOSFET元件结构，其具有改进的元件速度与性能以适用于形成先进的集成电路元件。
-
公开(公告)号：CN101303975A
公开(公告)日：2008-11-12
申请号：CN200710154750.4
申请日：2007-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/308 , H01L21/28 , H01L21/336 , H01L29/78 , H01L29/423
CPC classification number: H01L29/7851 , H01L29/0649 , H01L29/66795 , H01L29/7853
Abstract: 本发明提供一种鳍式场效应晶体管及其形成方法，此鳍式场效应晶体管包括：半导体衬底，具有鳍状物结构，介于包含顶部与底部的两个沟槽之间；浅沟槽隔离物，形成于该沟槽的底部；栅极电极，位于该鳍状物结构以及该浅沟槽隔离物的上方，其中该栅极电极大体上垂直于该鳍状物结构；栅极介电层，沿着该鳍状物结构的侧壁形成；以及源极/漏极掺杂区域，形成于该鳍状物结构之中。本发明可降低鳍式场效应晶体管的高低起伏并且可改善制造流程的整合度。
-
公开(公告)号：CN101079318A
公开(公告)日：2007-11-28
申请号：CN200710104168.7
申请日：2007-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41
Abstract: 本发明提供一种静态随机存取存储器单元以及阵列，该静态随机存取存储器单元包括第一负载元件、第一下拉晶体管，以及耦接于第一负载元件与第一下拉晶体管之间的开关盒。开关盒用以接收开关控制信号，在上述静态随机存取存储器单元的读出操作期间，切断位于第一负载元件以及第一下拉晶体管之间的第一连线，以及在写入操作期间导通第一连线。本发明的静态随机存取存储器单元以及阵列可避免静态噪声，以及能容忍较高的噪声与较高的元件不匹配。由于噪声容忍度的改善，静态随机存取存储器单元可被使用在非常小尺寸的技术上，操作电压也可被减小。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.026 seconds)
