公开(公告)号：CN100466264C

公开(公告)日：2009-03-04

申请号：CN200510134451.5

申请日：2005-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  陈宏玮 ,  李文钦 ,  季明华 ,  葛崇祜

IPC: H01L27/108 ,  H01L29/78 ,  H01L29/40 ,  H01L21/8242 ,  H01L21/336

CPC classification number: H01L27/095 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10844 ,  H01L29/7841 ,  H01L29/812

Abstract: 本发明提供一种存储单元和形成一存储单元的方法，具体涉及一种植基于穿隧注入效应的肖特基源极/漏极存储单元，包括：覆于绝缘层上的第一导电型态的第一半导体层，其扮演着基体区的角色和功能；覆于半导体层上的栅极介电层；覆于栅极介电层上的栅极；一对在栅极两侧的间隔物；以及在源极区形成的第一肖特基势垒接面和在基体区另一端的漏极区形成的第二肖特基势垒接面。源极和漏极区分别互与栅极有所重叠，此重叠部分的长度以大于5为较佳。在第一和第二肖特基势垒区间则形成若干界面层。本发明可增强该元件的可靠度，且更适用于未来45纳米及更先进的制程。

公开(公告)号：CN101207086A

公开(公告)日：2008-06-25

申请号：CN200710194362.9

申请日：2007-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 葛崇祜 ,  柯志欣 ,  陈宏玮 ,  李文钦

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823807 ,  H01L21/28052 ,  H01L21/28518 ,  H01L21/823814 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/7843

Abstract: 一种半导体结构的形成方法，包括：提供半导体基底；形成“N”型金属氧化物半导体装置于半导体基底的表面上，此步骤包括形成第一源极/漏极电极于“N”型金属氧化物半导体装置的第一源极/漏极区上；形成“P”型金属氧化物半导体装置于半导体基底的表面上，其步骤包括形成第二源极/漏极电极该“P”型金属氧化物半导体装置的第二源极/漏极区上；形成具有第一固有应力的第一应力薄膜，于“N”型金属氧化物半导体装置上；以及形成具有第二固有应力的第二应力薄膜，于“P”型金属氧化物半导体装置上。因此，形成应力沟道区的作用，在小尺寸集成电路中变得更加显著。所以可使得栅极长度小于65纳米的金属氧化物半导体装置仍具有良好的性能。

公开(公告)号：CN101079443A

公开(公告)日：2007-11-28

申请号：CN200610138069.6

申请日：2006-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  葛崇祜 ,  陈宏玮 ,  李文钦

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6656 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7843

Abstract: 本发明是提供一种半导体装置及其制作方法。其中半导体装置具有一理想化应力于沟道区域之中，此半导体装置包含一栅极位于一基底上方，一第一间隙壁形成于栅极侧壁上，且在该第一间隙壁下方存在一非硅化区域，包含一凹槽的一源/漏极区域形成于上述基底之中，以及一硅化区域位于上述源/漏极区域上。一阶梯高度形成于硅化区域的一上部位与一下部位之间。凹槽与各自非硅化区域的边缘间隔一间隙距离。阶梯高度与间隙距离较佳的比例是约小于或等于3。其中非硅化区域的宽度与阶梯高度较佳的比例是约小于或等于3。本发明所述的半导体装置及其制作方法，通过修改金属氧化物半导体装置的尺寸，可理想化沟道中的应力，由此可改善半导体装置的效能。

公开(公告)号：CN1815742A

公开(公告)日：2006-08-09

申请号：CN200510134451.5

申请日：2005-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  陈宏玮 ,  李文钦 ,  季明华 ,  葛崇祜

IPC: H01L27/108 ,  H01L29/78 ,  H01L29/40 ,  H01L21/8242 ,  H01L21/336

CPC classification number: H01L27/095 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10844 ,  H01L29/7841 ,  H01L29/812

Abstract: 本发明提供一种存储单元和形成一存储单元的方法，具体涉及一种植基于穿隧注入效应的肖特基源极/漏极存储单元，包括：覆于绝缘层上的第一导电型态的第一半导体层，其扮演着基体区的角色和功能；覆于半导体层上的栅极介电层；覆于栅极介电层上的栅极；一对在栅极两侧的间隔物；以及在源极区形成的第一肖特基势垒接面和在基体区另一端的漏极区形成的第二肖特基势垒接面。源极和漏极区分别互与栅极有所重叠，此重叠部分的长度以大于5为较佳。在第一和第二肖特基势垒区间则形成若干界面层。本发明可增强该元件的可靠度，且更适用于未来45纳米及更先进的制程。

公开(公告)号：CN1801478A

公开(公告)日：2006-07-12

申请号：CN200510075664.5

申请日：2005-06-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宏玮 ,  杨育佳 ,  李迪弘 ,  杨富量 ,  胡正明

IPC: H01L21/84 ,  H01L21/336 ,  H01L21/324 ,  H01L21/00 ,  B82B3/00

CPC classification number: H01L29/42384 ,  B82Y10/00 ,  H01L21/324 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66795 ,  H01L29/7854 ,  H01L29/78645 ,  H01L29/78696

Abstract: 本发明涉及一种半导体元件、半导体纳米线元件及其制作方法，具体涉及一种不具变窄或断裂缺点的纳米线，特别是直径小于20纳米的纳米线，是于退火时利用硅原子堆积而生。其制程为遮蔽一主动区的部分，其中硅原子要不是利用例如二氧化硅、氮化硅等材质来堆积，就是利用其它的介电材质来减少堆积。纳米线、纳米管、纳米棒、或其它的类型皆可用来组成元件，像是一晶体管元件的一沟道。

公开(公告)号：CN101304043B

公开(公告)日：2014-04-09

申请号：CN200810080434.1

申请日：2008-02-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  陈宏玮 ,  葛崇祜 ,  官大明 ,  李文钦

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/08 ,  H01L27/092

CPC classification number: H01L21/823814 ,  H01L21/823807 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本发明涉及一种半导体结构，包括：半导体基底；栅介电层，位于半导体基底上；栅极，位于栅介电层上；深源极/漏极区，邻近栅极；硅化物区，位于深源极/漏极区上；以及，增高式金属化源极/漏极区，介于硅化物区与栅极之间。其中，增高式金属化源极/漏极区邻接硅化物区。本发明可增加MOS元件的驱动电流与降低漏电流。

公开(公告)号：CN102903744A

公开(公告)日：2013-01-30

申请号：CN201210153882.6

申请日：2007-07-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  陈宏玮 ,  葛崇祜 ,  李文钦

IPC: H01L29/47 ,  H01L29/10 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/823814 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/47 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66568 ,  H01L29/6659 ,  H01L29/66643 ,  H01L29/7843

Abstract: 本发明揭示一种半导体结构及其形成方法，该半导体结构包括半导体基底、N型金属氧化物半导体装置在上述半导体基底的表面，其中上述N型金属氧化物半导体装置具有与半导体基底具有肖特基接触的肖特基源极/漏极延伸区。上述一种半导体结构还包括P型金属氧化物半导体装置在上述半导体基底的上述表面，其中上述P型金属氧化物半导体装置具有源极/漏极延伸区，上述源极/漏极延伸区仅仅具有非金属材料。可为上述P型金属氧化物半导体装置与上述N型金属氧化物半导体装置二者，形成上述肖特基源极/漏极延伸区，其中将上述P型金属氧化物半导体装置形成于具有低价带的半导体层的上方，可减少上述P型金属氧化物半导体装置的肖特基势垒。

公开(公告)号：CN101241912B

公开(公告)日：2012-07-04

申请号：CN200710136894.7

申请日：2007-07-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  陈宏玮 ,  葛崇祜 ,  李文钦

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823814 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/47 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66568 ,  H01L29/6659 ,  H01L29/66643 ,  H01L29/7843

Abstract: 本发明揭示一种半导体结构及其形成方法，该半导体结构包括半导体基底、与N型金属氧化物半导体装置在上述半导体基底的表面，其中上述N型金属氧化物半导体装置具有与半导体基底具有肖特基接触的肖特基源极/漏极延伸区。上述一种半导体结构还包括P型金属氧化物半导体装置在上述半导体基底的上述表面，其中上述P型金属氧化物半导体装置具有源极/漏极延伸区，上述源极/漏极延伸区仅仅具有非金属材料。可为上述P型金属氧化物半导体装置与上述N型金属氧化物半导体装置二者，形成上述肖特基源极/漏极延伸区，其中将上述P型金属氧化物半导体装置形成于具有低价带的半导体层的上方，可减少上述P型金属氧化物半导体装置的肖特基势垒。

公开(公告)号：CN101350352B

公开(公告)日：2010-06-02

申请号：CN200810083369.8

申请日：2008-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  李文钦 ,  葛崇祜 ,  陈宏玮

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/28052 ,  H01L21/823835 ,  H01L21/823842 ,  H01L21/82385 ,  H01L29/4933 ,  H01L29/517 ,  H01L29/665 ,  H01L29/7843 ,  H01L29/7845

Abstract: 本发明提供一半导体集成电路装置及其制造方法，其可选择性对第一与第二晶体管的沟道施加应力。其中一第一晶体管的栅极结构包括一应力源，其在第一晶体管的沟道中产生应力，且一第二晶体管的栅极结构与一材料层接触，而材料层在第二晶体管的沟道中产生应力。通过本发明的半导体集成电路装置及其制造方法能够对晶体管沟道施加所需的张应力或压应力。

公开(公告)号：CN100539152C

公开(公告)日：2009-09-09

申请号：CN200710088698.7

申请日：2007-03-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  李文钦 ,  葛崇祜 ,  陈宏玮

IPC: H01L27/092 ,  H01L27/088 ,  H01L27/12 ,  H01L27/02 ,  H01L21/82 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/76224 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/1037 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7843 ,  H01L29/7848

Abstract: 本发明提供一种半导体结构及其形成方法，该方法以扩散地形程序(diffusion topography engineering，DTE)形成半导体结构。首先在半导体基板中形成沟槽隔离区以定义扩散区。在含氢环境下，对半导体基板进行DTE程序，且在扩散区上形成MOS元件。DTE程序造成硅迁移，形成圆形或T形的扩散区表面。此方法更可包括在进行DTE程序前，使扩散区的一部分形成凹陷。在DTE程序后，此扩散区形成倾斜表面。本发明能够改善各MOS元件内部的应力，从而提高元件的性能。