-
公开(公告)号：CN100549820C
公开(公告)日：2009-10-14
申请号：CN200510114700.4
申请日：2005-10-27
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/76811 , H01L21/76808 , H01L21/76813
Abstract: 本发明提供一种改善双镶嵌蚀刻轮廓的方法，具体为一种改善双镶嵌结构中蚀刻轮廓的方法，包括：提供一半导体基底，其中包括一介电绝缘层以及一覆盖其上的硬掩膜层；在硬掩膜层上形成一顺应性的非晶态碳层；形成一沟槽开口，至少延伸穿过非晶态碳层的厚度；形成一双镶嵌结构，其中包括一介层窗，延伸穿过硬掩膜层及穿过部分介电绝缘层，以及一沟槽形成在介层窗之上的，最后将双镶嵌开口以金属材料填满。本发明所述改善双镶嵌蚀刻轮廓的方法，能有效预防介层窗侧壁上的损害、避免光致抗蚀剂及介层窗污染的问题，以及简化制程步骤以改善制造流程。
-
公开(公告)号：CN100466264C
公开(公告)日：2009-03-04
申请号：CN200510134451.5
申请日：2005-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L29/78 , H01L29/40 , H01L21/8242 , H01L21/336
CPC classification number: H01L27/095 , H01L27/108 , H01L27/10802 , H01L27/10844 , H01L29/7841 , H01L29/812
Abstract: 本发明提供一种存储单元和形成一存储单元的方法，具体涉及一种植基于穿隧注入效应的肖特基源极/漏极存储单元，包括：覆于绝缘层上的第一导电型态的第一半导体层，其扮演着基体区的角色和功能；覆于半导体层上的栅极介电层；覆于栅极介电层上的栅极；一对在栅极两侧的间隔物；以及在源极区形成的第一肖特基势垒接面和在基体区另一端的漏极区形成的第二肖特基势垒接面。源极和漏极区分别互与栅极有所重叠，此重叠部分的长度以大于5为较佳。在第一和第二肖特基势垒区间则形成若干界面层。本发明可增强该元件的可靠度，且更适用于未来45纳米及更先进的制程。
-
公开(公告)号：CN100416837C
公开(公告)日：2008-09-03
申请号：CN200510056836.4
申请日：2005-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10805 , H01L27/10829 , H01L27/1085
Abstract: 本发明是有关于一种内存晶胞及其制造方法。该内存晶胞主要包括开关晶体管以及储存区域。其中晶体管设有闸极以及汲极，储存区域设有浅沟渠隔离区域(STI)的沟渠，而位于沟渠中的非绝缘结构的材质例如可为多晶硅或是金属材质，以作为电容结构。利用掺杂的侧壁来定义一部分的沟渠，其中该掺杂的侧壁是为晶体管的源极，且以一介电层使多晶硅与沟渠的侧壁彼此互相分离。进行写入操作时，利用穿透介电层的穿隧机制，使电荷传送至非绝缘结构中，并且利用沟渠侧壁表面上所产生的闸极引发汲极漏电流(GIDL)电流来辅助讯号的读取操作。本发明的实施例可缩减元件的尺寸、增加电荷保存的期限以及增加与标准制程步骤之间的相容性。
-
公开(公告)号：CN1270368C
公开(公告)日：2006-08-16
申请号：CN02120227.3
申请日：2002-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/70
Abstract: 一种金属-绝缘体-金属(Metal-Insulator-Metal；MIM)电容器的制造方法。本发明的MIM电容器的制造方法是借着在平面的金属表面上形成立体杯形的间隙壁结构以增加电容器的电极面积。本发明的MIM电容器的制造方法与现今互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor；CMOS)晶体管的制造技术完全兼容且可用于未来具混合信号(Mixed-signal)或是射频(RadioFrequency；RF)应用的系统整合晶片(System On Chip；SOC)上。
-
公开(公告)号：CN1815742A
公开(公告)日：2006-08-09
申请号：CN200510134451.5
申请日：2005-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L29/78 , H01L29/40 , H01L21/8242 , H01L21/336
CPC classification number: H01L27/095 , H01L27/108 , H01L27/10802 , H01L27/10844 , H01L29/7841 , H01L29/812
Abstract: 本发明提供一种存储单元和形成一存储单元的方法，具体涉及一种植基于穿隧注入效应的肖特基源极/漏极存储单元，包括：覆于绝缘层上的第一导电型态的第一半导体层，其扮演着基体区的角色和功能；覆于半导体层上的栅极介电层；覆于栅极介电层上的栅极；一对在栅极两侧的间隔物；以及在源极区形成的第一肖特基势垒接面和在基体区另一端的漏极区形成的第二肖特基势垒接面。源极和漏极区分别互与栅极有所重叠，此重叠部分的长度以大于5为较佳。在第一和第二肖特基势垒区间则形成若干界面层。本发明可增强该元件的可靠度，且更适用于未来45纳米及更先进的制程。
-
Patent Agency Ranking
公开(公告)号：CN1136614C
公开(公告)日：2004-01-28
申请号：CN98117064.1
申请日：1998-12-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/10 , H01L27/115
CPC classification number: H01L29/7883
Abstract: 一种快闪存储单元，包括形成于基底中的p井及形成于p井上方的栅极结构。栅极结构包括控制栅与浮栅，浮栅通过一层薄介电层分别与控制栅和半导体基底电隔离。n-基极邻接栅极结构的第一边缘且延伸至栅极结构下，在n-基极中且邻接于栅极结构的第一边缘形成p+结构，n+结构与栅结构的第二边缘相邻。由此结构可通过带对带隧道效应，在p+结构表面产生的热电子来执行存储单元编码的操作。擦除操作是利用F-N隧道穿透n-基极区域来执行的。
-
公开(公告)号：CN1459840A
公开(公告)日：2003-12-03
申请号：CN02120227.3
申请日：2002-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/70
Abstract: 一种金属－绝缘体－金属(Metal－Insulator－Metal；MIM)电容器的制造方法。本发明的MIM电容器的制造方法是借着在平面的金属表面上形成立体杯形的间隙壁结构以增加电容器的电极面积。本发明的MIM电容器的制造方法与现今互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor；CMOS)晶体管的制造技术完全兼容且可用于未来具混合信号(Mixed－signal)或是射频(Radio Frequency；RF)应用的系统整合晶片(System On Chip；SOC)上。
-
公开(公告)号：CN1129181C
公开(公告)日：2003-11-26
申请号：CN98123297.3
申请日：1998-12-11
Applicant: 台湾积体电路制造股份有限公司
Inventor： 季明华
CPC classification number: H01L27/0928
Abstract: 一种互补式金属氧化物半导体反相器，包括在一基底中形成一p-井，以作为反相器的输出端。接着在p-井上形成一栅极，其中栅极具有一第一边缘和一第二边缘。然后，在基底中形成一n型基极，其中n型基极紧邻栅极的第一边缘。其后，在n型基极中形成一p+掺杂区。最后在基底中形成一n+掺杂区，紧邻第二边缘。
-
-
公开(公告)号：CN1106041C
公开(公告)日：2003-04-16
申请号：CN98122620.5
申请日：1998-11-23
Applicant: 台湾积体电路制造股份有限公司
Inventor： 季明华
IPC: H01L21/8242 , H01L27/108
CPC classification number: H01L27/108
Abstract: 一种具有电流增益的单一多晶硅DRAM存储单元，其结构包括：一个深的n阱，其位于硅基底中，一个p阱，其位于深的n阱中，一个栅极结构，覆盖并跨越深n阱及p阱，此栅极结构包括一层薄的栅极氧化层和一层导电层，以及一个n+区域，其位于p阱中并与栅极结构的侧边相接，p阱的电位可设定为以-Vcc/2代表0，Vcc/2代表1，寄生在p阱中n通道MOS的启始电压，会施加一个0分别以Vcc/2和-Vcc/2代表1和0的p阱电位所调整。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.033 seconds)
