公开(公告)号：CN112490253B

公开(公告)日：2025-04-08

申请号：CN202010946568.8

申请日：2020-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  江振豪 ,  亚历山大卡尔尼斯基 ,  杜友伦 ,  陈逸群

IPC: H10D86/00 ,  H01L21/762

Abstract: 在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底及其形成方法。高电阻率绝缘体上硅衬底包括配置在半导体衬底之上的第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层以及有源半导体层。第二多晶硅层配置在第一多晶硅层之上，且第三多晶硅层配置在第二多晶硅层之上。位于绝缘体层之上的有源半导体层可配置在第三多晶硅层之上。第二多晶硅层与第一多晶硅层及第三多晶硅层相比具有较高的氧浓度。

公开(公告)号：CN112447667B

公开(公告)日：2025-03-11

申请号：CN202010279627.0

申请日：2020-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡敏瑛 ,  吴政达 ,  杜友伦

IPC: H01L23/528 ,  H01L21/768 ,  H10F39/10

Abstract: 本公开的各种实施例涉及一种包括设置在半导体衬底内的第一衬底穿孔的集成芯片。半导体衬底具有分别在半导体衬底的相对侧上的前侧表面及背侧表面。半导体衬底包括从前侧表面延伸到背侧表面的第一掺杂沟道区。第一衬底穿孔至少由第一掺杂沟道区定义。导电接触件上覆于半导体衬底的背侧表面且包括上覆于第一衬底穿孔的第一导电层。第一导电层包括导电材料。上部导电层位于导电接触件之下。上部导电层的上表面与半导体衬底的背侧表面对准。上部导电层包括导电材料的硅化物。

公开(公告)号：CN112635491A

公开(公告)日：2021-04-09

申请号：CN202010216626.1

申请日：2020-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘冠良 ,  杜友伦

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/762

Abstract: 本公开的各种实施例涉及一种半导体晶圆。所述半导体晶圆包括操作晶圆。第一氧化物层设置在所述操作晶圆之上。器件层设置在所述第一氧化物层之上。第二氧化物层设置在所述第一氧化物层与所述器件层之间，其中所述第一氧化物层对于刻蚀工艺具有第一刻蚀速率且所述第二氧化物层对于所述刻蚀工艺具有第二刻蚀速率，且其中所述第二刻蚀速率大于所述第一刻蚀速率。

公开(公告)号：CN107039394B

公开(公告)日：2020-05-15

申请号：CN201611189878.X

申请日：2016-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈升照 ,  周世培 ,  李名哲 ,  吴国铭 ,  周正贤 ,  蔡正原 ,  杜友伦

IPC: H01L23/498 ,  H01L23/52 ,  H01L23/528

Abstract: 本揭露实施例提供一种半导体结构及其制造方法。所述半导体结构包括半导体衬底；以及互连件结构，其在所述半导体衬底上方。所述半导体结构也包括接垫，所述接垫在所述半导体衬底中且耦合到所述互连件结构。所述接垫包括两个导电层。

公开(公告)号：CN110875241A

公开(公告)日：2020-03-10

申请号：CN201910456703.8

申请日：2019-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  蔡嘉雄 ,  卢玠甫 ,  刘冠良 ,  周世培 ,  郑有宏 ,  杜友伦

IPC: H01L21/762 ,  H01L27/12

Abstract: 本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘层，并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底，所以器件层可以形成为具有大的厚度。此外，因为外延不受绝缘层厚度的影响，所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。

公开(公告)号：CN109817514A

公开(公告)日：2019-05-28

申请号：CN201811269495.2

申请日：2018-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  许咏恩 ,  陈龙 ,  吴政达 ,  杜友伦 ,  蔡维恭 ,  杨明哲

IPC: H01L21/02 ,  H01L21/18 ,  H01L21/20

Abstract: 本公开一些实施例关于形成绝缘层上半导体基板的方法。方法可包括外延形成硅锗层于牺牲基板上，以及外延形成第一主动层于硅锗层上。第一主动层的组成不同于硅锗层的组成。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上表面上。移除牺牲基板与硅锗层，并蚀刻第一主动层以定义外侧侧壁并露出介电层上表面的外侧边缘。外延形成第二主动层于第一主动层上，以形成相连的主动层。第一主动层与第二主动层具有实质上相同的组成。

公开(公告)号：CN107039312A

公开(公告)日：2017-08-11

申请号：CN201611195916.2

申请日：2016-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林勇志 ,  杜友伦 ,  梁晋玮

IPC: H01L21/67 ,  H01L21/02

CPC classification number: H01L21/187 ,  H01L21/02046 ,  H01L21/02068 ,  H01L21/67092 ,  H01L21/67196 ,  H01L25/50 ,  H01L21/67011 ,  H01L21/0201 ,  H01L2221/67

Abstract: 本发明实施例提供了用于晶圆接合的装置和方法。该装置包括传输模块和等离子体模块。传输模块配置为传输半导体晶圆。等离子体模块配置为对半导体晶圆的表面实施等离子体操作和还原操作以将半导体晶圆的表面上的金属氧化物转变成金属。本发明实施例涉及用于晶圆接合的装置和方法。

公开(公告)号：CN104465680B

公开(公告)日：2017-07-14

申请号：CN201410426056.3

申请日：2014-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐鸿文 ,  林荣义 ,  苏庆忠 ,  卢玠甫 ,  杜友伦 ,  蔡嘉雄

IPC: H01L27/146

CPC classification number: H01L27/14685 ,  H01L27/14623 ,  H01L27/1464 ,  H01L27/14643 ,  H01L27/14689

Abstract: 本发明提供了一种背照式半导体图像感测器件，该背照式半导体图像感测器件包括半导体衬底。该半导体衬底包括辐射敏感二极管和外围区。外围区接近背照式半导体图像感测器件的侧壁。该背照式半导体图像感测器件还包括位于半导体衬底的背侧上的第一抗反射涂层(ARC)和位于第一抗反射涂层上的介电层。此外，辐射屏蔽层设置在介电层上。而且，该背照式半导体图像感测器件具有位于背照式半导体图像感测器件的侧壁上的光子阻挡层。辐射屏蔽层的侧壁的至少一部分没有被光子阻挡层覆盖，并且光子阻挡层配置为阻挡光子穿入至半导体衬底内。本发明涉及一种半导体器件及其制造方法。

公开(公告)号：CN106409880A

公开(公告)日：2017-02-15

申请号：CN201610525328.4

申请日：2016-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李正德 ,  喻中一 ,  刘人诚 ,  黄冠杰 ,  杜友伦

IPC: H01L29/06 ,  H01L21/02 ,  H01L21/60

CPC classification number: H01L25/50 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/02636 ,  H01L21/187 ,  H01L21/223 ,  H01L21/283 ,  H01L21/30 ,  H01L21/304 ,  H01L21/30604 ,  H01L21/76254 ,  H01L21/768 ,  H01L24/11 ,  H01L24/81 ,  H01L25/00 ,  H01L27/14634 ,  H01L27/1469 ,  H01L29/0684 ,  H01L29/167 ,  H01L29/36 ,  H01L2224/16235 ,  H01L2225/06517 ,  H01L2225/06548 ,  H01L21/02587 ,  H01L24/83

Abstract: 一种示例性半导体晶圆包括具有第一掺杂浓度的底部半导体层、位于底部半导体层上方的中间半导体层和位于中间半导体层上方的顶部半导体层。中间半导体层具有大于第一掺杂浓度的第二掺杂浓度，并且顶部半导体层具有小于第二掺杂浓度的第三掺杂浓度。底部半导体层的横向表面是半导体晶圆的外表面，并且底部半导体层、中间半导体层和顶部半导体层的侧壁基本对齐。本发明实施例涉及用于集成封装件的半导体晶圆。

公开(公告)号：CN104347758B

公开(公告)日：2017-01-04

申请号：CN201410314942.7

申请日：2014-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  朱彦璋 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L31/18 ,  H01L31/0352 ,  H01L27/146

CPC classification number: H01L31/035254 ,  H01L27/14638 ,  H01L27/1464 ,  H01L27/14687 ,  H01L31/0232 ,  H01L31/02327 ,  H01L31/028 ,  H01L31/035218 ,  H01L31/105 ,  H01L31/109 ,  H01L31/18 ,  H01L31/1892 ,  Y02E10/50

Abstract: 本发明提供了一种形成背照式光敏器件的方法，包括：在牺牲衬底上形成渐变牺牲缓冲层；在渐变牺牲缓冲层上形成均匀层；在均匀层上形成第二渐变缓冲层；在第二渐变缓冲层上形成硅层；将器件层接合至硅层；以及去除渐变牺牲缓冲层和牺牲衬底。本发明还提供了一种光敏器件。