半导体晶圆及其形成方法与集成芯片

    公开(公告)号:CN112635491A

    公开(公告)日:2021-04-09

    申请号:CN202010216626.1

    申请日:2020-03-25

    Inventor: 刘冠良 杜友伦

    Abstract: 本公开的各种实施例涉及一种半导体晶圆。所述半导体晶圆包括操作晶圆。第一氧化物层设置在所述操作晶圆之上。器件层设置在所述第一氧化物层之上。第二氧化物层设置在所述第一氧化物层与所述器件层之间,其中所述第一氧化物层对于刻蚀工艺具有第一刻蚀速率且所述第二氧化物层对于所述刻蚀工艺具有第二刻蚀速率,且其中所述第二刻蚀速率大于所述第一刻蚀速率。

    用于形成绝缘体上半导体(SOI)衬底的方法

    公开(公告)号:CN110875241A

    公开(公告)日:2020-03-10

    申请号:CN201910456703.8

    申请日:2019-05-29

    Abstract: 本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中,该方法包括形成覆盖处理衬底的绝缘层,并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底,使得器件层和绝缘层位于牺牲衬底和处理衬底之间,并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底,所以器件层可以形成为具有大的厚度。此外,因为外延不受绝缘层厚度的影响,所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。

    绝缘层上半导体基板与其形成方法

    公开(公告)号:CN109817514A

    公开(公告)日:2019-05-28

    申请号:CN201811269495.2

    申请日:2018-10-29

    Abstract: 本公开一些实施例关于形成绝缘层上半导体基板的方法。方法可包括外延形成硅锗层于牺牲基板上,以及外延形成第一主动层于硅锗层上。第一主动层的组成不同于硅锗层的组成。翻转牺牲基板,并将第一主动层接合至第一基板上的介电层上表面上。移除牺牲基板与硅锗层,并蚀刻第一主动层以定义外侧侧壁并露出介电层上表面的外侧边缘。外延形成第二主动层于第一主动层上,以形成相连的主动层。第一主动层与第二主动层具有实质上相同的组成。

    半导体器件及其制造方法

    公开(公告)号:CN104465680B

    公开(公告)日:2017-07-14

    申请号:CN201410426056.3

    申请日:2014-08-27

    Abstract: 本发明提供了一种背照式半导体图像感测器件,该背照式半导体图像感测器件包括半导体衬底。该半导体衬底包括辐射敏感二极管和外围区。外围区接近背照式半导体图像感测器件的侧壁。该背照式半导体图像感测器件还包括位于半导体衬底的背侧上的第一抗反射涂层(ARC)和位于第一抗反射涂层上的介电层。此外,辐射屏蔽层设置在介电层上。而且,该背照式半导体图像感测器件具有位于背照式半导体图像感测器件的侧壁上的光子阻挡层。辐射屏蔽层的侧壁的至少一部分没有被光子阻挡层覆盖,并且光子阻挡层配置为阻挡光子穿入至半导体衬底内。本发明涉及一种半导体器件及其制造方法。

Patent Agency Ranking