-
公开(公告)号：CN113380841B
公开(公告)日：2024-06-25
申请号：CN202110103343.0
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的实施例涉及一种集成芯片。该集成芯片包括具有第一半导体材料的衬底。第二半导体材料设置在该第一半导体材料上。该第二半导体材料是IV族半导体或III‑V族化合物半导体。钝化层设置在该第二半导体材料上。该钝化层包括该第一半导体材料。第一掺杂区域及第二掺杂区域延伸穿过该钝化层并进入该第二半导体材料中。本发明的实施例还提供一种形成集成芯片的方法。
-
公开(公告)号：CN114883351A
公开(公告)日：2022-08-09
申请号：CN202210254472.4
申请日：2022-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本申请公开了具有结栅极场效应晶体管的基于锗的传感器及其制造方法。本文公开了基于锗的传感器。示例性的基于锗的传感器包括锗光电二极管和结型场效应晶体管(JFET)，该结型场效应晶体管(JFET)由锗层形成，该锗层在一些实施例中设置在硅衬底中或者在一些实施例中设置在硅衬底上。在锗层和硅衬底之间设置掺杂硅层，该掺杂硅层可以通过原位掺杂外延生长的硅来形成。在锗层位于硅衬底上的实施例中，掺杂硅层设置在锗层和氧化物层之间。JFET具有掺杂多晶硅栅极，并且在一些实施例中，栅极扩散区域设置在锗层中并且在掺杂多晶硅栅极之下。
-
公开(公告)号：CN113675229A
公开(公告)日：2021-11-19
申请号：CN202110880144.0
申请日：2021-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 提供具有优化的Ge‑Si界面的光学传感器的方法和结构包括提供具有像素区域和逻辑区域的衬底。在一些实施例中，该方法还包括在像素区域内形成沟槽。在各个示例中，并且在形成沟槽之后，该方法还包括沿着沟槽的侧壁和底面形成掺杂半导体层。在一些实施例中，该方法还包括在沟槽内和掺杂半导体层上方形成锗层。在一些示例中，并且在形成锗层之后，该方法还包括在锗层内形成光学传感器。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN113380841A
公开(公告)日：2021-09-10
申请号：CN202110103343.0
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的实施例涉及一种集成芯片。该集成芯片包括具有第一半导体材料的衬底。第二半导体材料设置在该第一半导体材料上。该第二半导体材料是IV族半导体或III‑V族化合物半导体。钝化层设置在该第二半导体材料上。该钝化层包括该第一半导体材料。第一掺杂区域及第二掺杂区域延伸穿过该钝化层并进入该第二半导体材料中。本发明的实施例还提供一种形成集成芯片的方法。
-
公开(公告)号：CN117393573A
公开(公告)日：2024-01-12
申请号：CN202311020551.X
申请日：2023-08-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 根据本公开的半导体器件结构可以包括具有第一衬底和第一互连结构的第一管芯、具有第二衬底和第二互连结构的第二管芯以及具有第三互连结构和第三衬底的第三管芯。第一互连结构经由第一多个接合层接合到第二衬底。第二互连结构经由第二多个接合层接合到第三互连结构。第三衬底包括多个光电二极管和第一晶体管。第二管芯包括第二晶体管、第三晶体管和第四晶体管，第二晶体管的源极与第一晶体管的漏极连接，第三晶体管的栅极与第一晶体管漏极和第二晶体管源极连接。本公开还提供了形成半导体器件结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN113380845A
公开(公告)日：2021-09-10
申请号：CN202110601878.0
申请日：2021-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 光伏单元包括：含锗阱，嵌入在单晶硅衬底中并延伸至单晶硅衬底的近侧水平表面，其中，含锗阱包括大于50％原子百分比的锗。含硅覆盖结构位于含锗阱的顶面上，并包括大于42％原子百分比的硅。该含硅覆盖结构防止含锗阱氧化。可通过注入第一导电类型的掺杂剂和第二导电类型的掺杂剂来在沟槽内或横跨沟槽形成光伏结。本申请的实施例还涉及包括光检测器的半导体结构和形成光检测器的方法。
-
公开(公告)号：CN113675229B
公开(公告)日：2024-10-15
申请号：CN202110880144.0
申请日：2021-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 提供具有优化的Ge‑Si界面的光学传感器的方法和结构包括提供具有像素区域和逻辑区域的衬底。在一些实施例中，该方法还包括在像素区域内形成沟槽。在各个示例中，并且在形成沟槽之后，该方法还包括沿着沟槽的侧壁和底面形成掺杂半导体层。在一些实施例中，该方法还包括在沟槽内和掺杂半导体层上方形成锗层。在一些示例中，并且在形成锗层之后，该方法还包括在锗层内形成光学传感器。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN109727952B
公开(公告)日：2023-04-14
申请号：CN201810926996.7
申请日：2018-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/60
Abstract: 本发明实施例涉及一种互连图案结构、半导体结构及其制造方法。半导体结构包含：半导体衬底，其具有有源侧；互连层，其位于所述半导体衬底的所述有源侧上方；及贯穿衬底导通孔TSV，其从所述半导体衬底延伸到第一金属层。所述互连层包含最靠近所述半导体衬底的所述有源侧的第一金属层，所述第一金属层的厚度低于1微米，且从俯视视角看，所述第一金属层的连续金属构件的尺寸小于2微米。所述连续金属构件由第一介电构件切断。
-
公开(公告)号：CN115566032A
公开(公告)日：2023-01-03
申请号：CN202210247028.X
申请日：2022-03-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明实施例涉及半导体图像传感器及其形成方法。一种半导体图像传感器包含：第一衬底，其包含第一前侧及第一背侧；第二衬底，其包含第二前侧及第二背侧；第三衬底，其包含第三前侧及第三背侧；第一互连结构；及第二互连结构。所述第一衬底包含一层及在所述层中的第一光感测元件。所述层包含第一半导体材料，且所述第一光感测元件包含第二半导体材料。所述第二衬底接合到所述第一衬底，其中所述第二前侧面向所述第一背侧。所述第三衬底接合到所述第一衬底，其中所述第三前侧面向所述第一前侧。所述第一互连结构及所述第二互连结构放置于所述第一前侧与所述第三前侧之间。
-
公开(公告)号：CN109727952A
公开(公告)日：2019-05-07
申请号：CN201810926996.7
申请日：2018-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/60
Abstract: 本发明实施例涉及一种互连图案结构、半导体结构及其制造方法。半导体结构包含：半导体衬底，其具有有源侧；互连层，其位于所述半导体衬底的所述有源侧上方；及贯穿衬底导通孔TSV，其从所述半导体衬底延伸到第一金属层。所述互连层包含最靠近所述半导体衬底的所述有源侧的第一金属层，所述第一金属层的厚度低于1微米，且从俯视视角看，所述第一金属层的连续金属构件的尺寸小于2微米。所述连续金属构件由第一介电构件切断。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.035 seconds)
