集成电路装置及其制造方法
    1.
    发明公开

    公开(公告)号:CN119421636A

    公开(公告)日:2025-02-11

    申请号:CN202411315211.4

    申请日:2024-09-20

    Abstract: 本发明提供一种集成电路装置的制造方法,所述方法包括:沉积硬质掩模材料的第一层于介电材料的层之上;蚀刻硬质掩模材料的第一层,硬质掩模材料的被蚀刻的第一层包括具有第一侧向尺寸的被蚀刻部分;沉积硬质掩模材料的第二层于硬质掩模材料的第一层之上;蚀刻硬质掩模材料的第二层的至少一部分,同时允许留下硬质掩模材料的剩余部分,以暴露出介电材料的层的具有小于第一侧向尺寸的第二侧向尺寸的部分;以及在介电材料的层的暴露部分处蚀刻出进入介电材料的层中的沟槽。

    集成电路器件及其制造方法
    2.
    发明公开

    公开(公告)号:CN118588685A

    公开(公告)日:2024-09-03

    申请号:CN202410582078.2

    申请日:2024-05-11

    Abstract: 本发明的实施例通过将TSV着陆在FEOL工艺期间形成的金属连接结构上,解决了在不损坏BEOL金属互连结构的情况下将TSV连接到BEOL金属互连结构的问题。金属连接结构是根据适用于FEOL加工的设计规则生产的。金属连接结构可以包括具有晶体管级金属互连件中的布线的成分和形状的子结构以及具有金属栅极带的成分和形成的子结构。金属连接结构可以包括排列在TSV着陆区域上的多个子结构。构成金属连接结构的子结构通过通孔连接到BEOL金属互连件。本发明的实施例提供了一种集成电路器件及其制造方法。

    图像传感器及其形成方法
    3.
    发明公开

    公开(公告)号:CN117096168A

    公开(公告)日:2023-11-21

    申请号:CN202310783756.7

    申请日:2023-06-29

    Abstract: 本发明的各个实施例针对图像传感器及其形成方法,该图像传感器包括设置在衬底内的多个光电探测器。光电探测器分别设置在多个像素区域内。浮动扩散节点沿着多个像素区域的中间区域处的衬底的前侧表面设置。多个阱区域设置在多个像素区域的拐角处的衬底内。隔离结构延伸到衬底的背侧表面中。隔离结构包括设置在相邻像素区域之间的多个伸长隔离组件、与浮动扩散节点对准的中间隔离组件以及与多个阱区域对准的多个外围隔离组件。伸长隔离组件具有第一高度,并且中间隔离组件和外围隔离组件具有小于第一高度的第二高度。

    图像传感器及其形成方法
    4.
    发明公开

    公开(公告)号:CN116632019A

    公开(公告)日:2023-08-22

    申请号:CN202310313550.8

    申请日:2023-03-28

    Abstract: 提供了图像传感器及其形成方法。根据本发明的图像传感器包括:第一光电二极管,沿方向设置在第二光电二极管和第三光电二极管之间;第一深沟槽隔离(DTI)部件,设置在第一光电二极管和第二光电二极管之间;以及第二DTI部件,设置在第一光电二极管和第三光电二极管之间。第一DTI部件的深度大于第二DTI部件的深度。第二光电二极管的量子效率小于第一光电二极管的量子效率。

    背侧照明图像设备的结构和方法
    5.
    发明公开

    公开(公告)号:CN116544252A

    公开(公告)日:2023-08-04

    申请号:CN202310316871.3

    申请日:2023-03-29

    Abstract: 本公开涉及背侧照明图像设备的结构和方法。一种图像传感器结构包括:第一衬底,具有前侧和背侧;光电检测器,设置在第一衬底的前侧上并且沿着第一方向横跨尺寸Dp;栅极电极,形成在第一衬底的前侧上并且部分地与光电检测器交叠;掺杂区域,作为浮动扩散区域,形成在第一衬底的前侧上并且被设置为靠近光电检测器;和互连结构,设置在第一衬底的前侧上并上覆于栅极电极。互连结构包括第一金属层和位于第一金属层之上的第二金属层,第二金属层还包括第一金属特征和第二金属特征,第一金属特征和第二金属特征沿着第一方向间隔开距离Ds,第一金属特征连接到掺杂区域,并且第一比Ds/Dp大于0.3。

    图像传感器及其形成方法
    6.
    发明公开

    公开(公告)号:CN115224056A

    公开(公告)日:2022-10-21

    申请号:CN202210114063.4

    申请日:2022-01-30

    Abstract: 图像传感器的背侧上的沟槽隔离结构内的金属栅格耦接至接触焊盘,使得金属栅格上的电压随着接触焊盘上的电压连续变化。一个或多个导电结构将金属栅格直接耦接至接触焊盘。导电结构可以绕过图像传感器的前侧。金属栅格上的偏置电压可以通过接触焊盘改变,由此可以根据图像传感器的应用、其使用环境或其操作模式动态调整减少串扰和增加量子效率之间的权衡。本申请的实施例还涉及图像传感器及其形成方法。

    全PDAF(相位检测自动聚焦)CMOS图像传感器结构

    公开(公告)号:CN107293560B

    公开(公告)日:2021-10-15

    申请号:CN201710063231.0

    申请日:2017-02-03

    Abstract: 本发明实施例涉及一种具有自动聚焦功能的图像传感器和相关方法。在一些实施例中,图像传感器具有彼此相邻地成行设置的第一和第二图像传感像素。第一和第二图像传感像素的每个分别具有左PD(相位检测)像素和右PD(相位检测)像素,左PD像素包括可操作地连接到左传输门的左光电二极管,右PD像素包括可操作地连接到右传输门的右光电二极管。第二图像传感像素的右传输门是第一图像传感像素的左传输门沿着第一和第二图像传感像素之间的边界线的镜像。第二图像传感像素的左传输门是第一图像传感像素的右传输门沿着边界线的镜像。本发明实施例涉及全PDAF(相位检测自动聚焦)CMOS图像传感器结构。

    CMOS图像传感器及其形成方法

    公开(公告)号:CN109841574B

    公开(公告)日:2021-04-16

    申请号:CN201810067968.4

    申请日:2018-01-24

    Abstract: 本申请公开了CMOS图像传感器及其形成方法。本公开涉及具有多深沟槽隔离(MDTI)结构的CMOS图像传感器,以及相关联的形成方法。在一些实施例中,多个像素区域被布置在衬底内并分别包括光电二极管。边界深沟槽隔离(BDTI)结构被布置在相邻像素区域之间,从衬底的背面延伸到衬底内的第一深度,并围绕光电二极管。多深沟槽隔离(MDTI)结构被布置在各个像素区域内,从衬底的背面延伸到衬底内的第二深度,并覆盖光电二极管。电介质层填充在BDTI结构的BDTI沟槽和MDTI结构的MDTI沟槽中。

    半导体封装器件及其形成方法

    公开(公告)号:CN112397484A

    公开(公告)日:2021-02-23

    申请号:CN202010639846.5

    申请日:2020-07-06

    Abstract: 本申请的各个实施例针对一种半导体封装器件,包括配置为阻挡来自第一电子组件和第二电子组件的磁场和/或电场的屏蔽结构。第一电子组件和第二电子组件可以例如是传感器或一些其他合适的电子组件。在一些实施例中,第一IC芯片位于第二IC芯片上面。第一IC芯片包括第一衬底和位于第一衬底上面的第一互连结构。第二IC芯片包括第二衬底和位于第二衬底上面的第二互连结构。第一电子组件和第二电子组件分别位于第一互连结构和第二互连结构中。屏蔽结构直接位于第一电子组件和第二电子组件之间。此外,如果半导体封装器件垂直翻转,屏蔽结构基本覆盖第二电子组件和/或将基本覆盖第一电子组件。本发明的实施例还涉及半导体封装器件的形成方法。

Patent Agency Ranking