全PDAF(相位检测自动聚焦)CMOS图像传感器结构

    公开(公告)号:CN107293560B

    公开(公告)日:2021-10-15

    申请号:CN201710063231.0

    申请日:2017-02-03

    Abstract: 本发明实施例涉及一种具有自动聚焦功能的图像传感器和相关方法。在一些实施例中,图像传感器具有彼此相邻地成行设置的第一和第二图像传感像素。第一和第二图像传感像素的每个分别具有左PD(相位检测)像素和右PD(相位检测)像素,左PD像素包括可操作地连接到左传输门的左光电二极管,右PD像素包括可操作地连接到右传输门的右光电二极管。第二图像传感像素的右传输门是第一图像传感像素的左传输门沿着第一和第二图像传感像素之间的边界线的镜像。第二图像传感像素的左传输门是第一图像传感像素的右传输门沿着边界线的镜像。本发明实施例涉及全PDAF(相位检测自动聚焦)CMOS图像传感器结构。

    半导体封装器件及其形成方法

    公开(公告)号:CN112397484A

    公开(公告)日:2021-02-23

    申请号:CN202010639846.5

    申请日:2020-07-06

    Abstract: 本申请的各个实施例针对一种半导体封装器件,包括配置为阻挡来自第一电子组件和第二电子组件的磁场和/或电场的屏蔽结构。第一电子组件和第二电子组件可以例如是传感器或一些其他合适的电子组件。在一些实施例中,第一IC芯片位于第二IC芯片上面。第一IC芯片包括第一衬底和位于第一衬底上面的第一互连结构。第二IC芯片包括第二衬底和位于第二衬底上面的第二互连结构。第一电子组件和第二电子组件分别位于第一互连结构和第二互连结构中。屏蔽结构直接位于第一电子组件和第二电子组件之间。此外,如果半导体封装器件垂直翻转,屏蔽结构基本覆盖第二电子组件和/或将基本覆盖第一电子组件。本发明的实施例还涉及半导体封装器件的形成方法。

    用于降低背照式图像传感器中的串扰的复合栅格结构

    公开(公告)号:CN105990383B

    公开(公告)日:2020-06-12

    申请号:CN201510673820.1

    申请日:2015-10-16

    Abstract: 本发明的实施例提供了一种用于背照式(BSI)像素传感器的半导体结构。光电二极管布置在半导体衬底内。复合栅格包括:金属栅格和低折射率(低n)栅格。金属栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第一开口。低n栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第二开口。滤色器布置在相应的光电二极管的第一开口和第二开口中并且滤色器的折射率大于低n栅格的折射率。滤色器的上表面相对于复合栅格的上表面偏移。本发明也提供了一种用于制造BSI像素传感器的方法。本发明的实施例还涉及用于降低背照式图像传感器中的串扰的复合栅格结构。

    半导体封装器件及其形成方法

    公开(公告)号:CN112397484B

    公开(公告)日:2024-09-06

    申请号:CN202010639846.5

    申请日:2020-07-06

    Abstract: 本申请的各个实施例针对一种半导体封装器件,包括配置为阻挡来自第一电子组件和第二电子组件的磁场和/或电场的屏蔽结构。第一电子组件和第二电子组件可以例如是传感器或一些其他合适的电子组件。在一些实施例中,第一IC芯片位于第二IC芯片上面。第一IC芯片包括第一衬底和位于第一衬底上面的第一互连结构。第二IC芯片包括第二衬底和位于第二衬底上面的第二互连结构。第一电子组件和第二电子组件分别位于第一互连结构和第二互连结构中。屏蔽结构直接位于第一电子组件和第二电子组件之间。此外,如果半导体封装器件垂直翻转,屏蔽结构基本覆盖第二电子组件和/或将基本覆盖第一电子组件。本发明的实施例还涉及半导体封装器件的形成方法。

Patent Agency Ranking