-
公开(公告)号：CN111092063A
公开(公告)日：2020-05-01
申请号：CN201911010093.5
申请日：2019-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768 , H01L27/146
Abstract: 本公开的各种实施例涉及一种集成电路，所述集成电路在第一半导体衬底内包括第一衬底穿孔。所述第一半导体衬底具有分别位于所述第一半导体衬底的相对侧上的前侧表面与背侧表面。所述第一半导体衬底包括第一掺杂沟道区，所述第一掺杂沟道区从所述前侧表面延伸到所述背侧表面。所述第一衬底穿孔至少由所述第一掺杂沟道区界定。第一内连线结构位于所述第一半导体衬底的所述前侧表面上。所述第一内连线结构包括多个第一导电线及多个第一导通孔，且所述多个第一导电线及所述多个第一导通孔界定往所述第一衬底穿孔的导电路径。
-
公开(公告)号：CN112397484A
公开(公告)日：2021-02-23
申请号：CN202010639846.5
申请日：2020-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/552 , H01L23/485 , H01L23/48 , H01L23/64 , H01L25/16 , H01L21/60
Abstract: 本申请的各个实施例针对一种半导体封装器件，包括配置为阻挡来自第一电子组件和第二电子组件的磁场和/或电场的屏蔽结构。第一电子组件和第二电子组件可以例如是传感器或一些其他合适的电子组件。在一些实施例中，第一IC芯片位于第二IC芯片上面。第一IC芯片包括第一衬底和位于第一衬底上面的第一互连结构。第二IC芯片包括第二衬底和位于第二衬底上面的第二互连结构。第一电子组件和第二电子组件分别位于第一互连结构和第二互连结构中。屏蔽结构直接位于第一电子组件和第二电子组件之间。此外，如果半导体封装器件垂直翻转，屏蔽结构基本覆盖第二电子组件和/或将基本覆盖第一电子组件。本发明的实施例还涉及半导体封装器件的形成方法。
-
公开(公告)号：CN112397484B
公开(公告)日：2024-09-06
申请号：CN202010639846.5
申请日：2020-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/552 , H01L23/485 , H01L23/48 , H01L23/64 , H01L25/16 , H01L21/60
Abstract: 本申请的各个实施例针对一种半导体封装器件，包括配置为阻挡来自第一电子组件和第二电子组件的磁场和/或电场的屏蔽结构。第一电子组件和第二电子组件可以例如是传感器或一些其他合适的电子组件。在一些实施例中，第一IC芯片位于第二IC芯片上面。第一IC芯片包括第一衬底和位于第一衬底上面的第一互连结构。第二IC芯片包括第二衬底和位于第二衬底上面的第二互连结构。第一电子组件和第二电子组件分别位于第一互连结构和第二互连结构中。屏蔽结构直接位于第一电子组件和第二电子组件之间。此外，如果半导体封装器件垂直翻转，屏蔽结构基本覆盖第二电子组件和/或将基本覆盖第一电子组件。本发明的实施例还涉及半导体封装器件的形成方法。
-
公开(公告)号：CN102214664B
公开(公告)日：2015-12-09
申请号：CN201010254695.8
申请日：2010-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/1464 , H01L27/14621 , H01L27/14627 , H01L27/1463 , H01L27/14689
Abstract: 本发明提供一种背照式传感器的隔绝感测元件及其制造方法。在一实施例中，上述半导体装置的制造方法包括提供一感测层，其具有一前表面和一后表面，且于上述感测层的上述前表面中形成多个前侧沟槽。上述方法可还包括将氧注入上述感测层中穿过上述前侧沟槽，且将注入的氧退火，以于上述感测层中形成多个第一氧化硅块状物，其中每一个上述第一氧化硅块状物设置大体上相邻于一各别的上述前侧沟槽，以形成一隔绝物。本发明可抑制光电子漏至相邻像素，且因而降低或大体上消除感测元件之间的电串音。
-
公开(公告)号：CN102237382A
公开(公告)日：2011-11-09
申请号：CN201010529469.6
申请日：2010-10-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H04N5/374
CPC classification number: H01L27/1463 , H01L21/324 , H01L21/823878 , H01L22/34 , H01L27/14689 , H01L29/7842
Abstract: 本发明提供了有源像素单元结构及其制造方法，以利于降低有源像素单元内的暗态漏电流与白单元数量。在形成有源像素单元结构的工艺中基板上产生了应力，而此应力导致了有源像素单元内的暗态漏电流与白单元数量的增加。通过沉积具有反抵于上述产生的应力的一应力层以作为前金属介面层的一部分，可降低了上述的暗态漏电流与白单元数量。当有源像素单元内的晶体管为N型金属氧化物半导体晶体管时，可通过一拉伸应力层而增加了其载流子迁移率。在沉积上述应力层之前，可使用拉曼光谱以测量施加于基板上的应力。本发明可降低有源像素单元的暗态漏电流与白单元数量。
-
Patent Agency Ranking
公开(公告)号：CN103456751B
公开(公告)日：2016-06-29
申请号：CN201310153835.6
申请日：2013-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14621 , H01L27/14603 , H01L27/1462 , H01L27/14636 , H01L27/14643 , H01L27/14685 , H01L27/14689
Abstract: 本发明提供了在背面金属和像素阵列之间具有低阶梯高度的CMOS图像传感器及其形成方法。CMOS图像传感器可包括器件晶圆。导电部件可形成在器件晶圆的背面。器件晶圆可包括形成在其中的像素。钝化层可形成在器件晶圆的背面和导电部件上方。栅格膜可形成在钝化层上方。可图案化栅格膜以容纳滤色片。栅格膜图案可使滤色片与器件晶圆中的对应像素对齐。栅格膜形成在导电部件上方的部分可减少至与导电部件相邻的栅格膜的部分基本平齐。根据蚀刻工艺、化学机械工艺和它们的组合来执行图案化和减少。
-
公开(公告)号：CN103456751A
公开(公告)日：2013-12-18
申请号：CN201310153835.6
申请日：2013-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14621 , H01L27/14603 , H01L27/1462 , H01L27/14636 , H01L27/14643 , H01L27/14685 , H01L27/14689
Abstract: 本发明提供了在背面金属和像素阵列之间具有低阶梯高度的CMOS图像传感器及其形成方法。CMOS图像传感器可包括器件晶圆。导电部件可形成在器件晶圆的背面。器件晶圆可包括形成在其中的像素。钝化层可形成在器件晶圆的背面和导电部件上方。栅格膜可形成在钝化层上方。可图案化栅格膜以容纳滤色片。栅格膜图案可使滤色片与器件晶圆中的对应像素对齐。栅格膜形成在导电部件上方的部分可减少至与导电部件相邻的栅格膜的部分基本平齐。根据蚀刻工艺、化学机械工艺和它们的组合来执行图案化和减少。
-
公开(公告)号：CN102214664A
公开(公告)日：2011-10-12
申请号：CN201010254695.8
申请日：2010-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/1464 , H01L27/14621 , H01L27/14627 , H01L27/1463 , H01L27/14689
Abstract: 本发明提供一种背照式传感器的隔绝感测元件及其制造方法。在一实施例中，上述半导体装置的制造方法包括提供一感测层，其具有一前表面和一后表面，且于上述感测层的上述前表面中形成多个前侧沟槽。上述方法可还包括将氧注入上述感测层中穿过上述前侧沟槽，且将注入的氧退火，以于上述感测层中形成多个第一氧化硅块状物，其中每一个上述第一氧化硅块状物设置大体上相邻于一各别的上述前侧沟槽，以形成一隔绝物。本发明可抑制光电子漏至相邻像素，且因而降低或大体上消除感测元件之间的电串音。
-
公开(公告)号：CN111092063B
公开(公告)日：2023-04-18
申请号：CN201911010093.5
申请日：2019-10-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768 , H01L27/146
Abstract: 本发明实施例是有关于一种集成电路及其制造方法。本公开的各种实施例涉及一种集成电路，所述集成电路在第一半导体衬底内包括第一衬底穿孔。所述第一半导体衬底具有分别位于所述第一半导体衬底的相对侧上的前侧表面与背侧表面。所述第一半导体衬底包括第一掺杂沟道区，所述第一掺杂沟道区从所述前侧表面延伸到所述背侧表面。所述第一衬底穿孔至少由所述第一掺杂沟道区界定。第一内连线结构位于所述第一半导体衬底的所述前侧表面上。所述第一内连线结构包括多个第一导电线及多个第一导通孔，且所述多个第一导电线及所述多个第一导通孔界定往所述第一衬底穿孔的导电路径。
-
公开(公告)号：CN102237382B
公开(公告)日：2013-05-29
申请号：CN201010529469.6
申请日：2010-10-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H04N5/374
CPC classification number: H01L27/1463 , H01L21/324 , H01L21/823878 , H01L22/34 , H01L27/14689 , H01L29/7842
Abstract: 本发明提供了有源像素单元结构及其制造方法，以利于降低有源像素单元内的暗态漏电流与白单元数量。在形成有源像素单元结构的工艺中基板上产生了应力，而此应力导致了有源像素单元内的暗态漏电流与白单元数量的增加。通过沉积具有反抵于上述产生的应力的一应力层以作为前金属介面层的一部分，可降低了上述的暗态漏电流与白单元数量。当有源像素单元内的晶体管为N型金属氧化物半导体晶体管时，可通过一拉伸应力层而增加了其载流子迁移率。在沉积上述应力层之前，可使用拉曼光谱以测量施加于基板上的应力。本发明可降低有源像素单元的暗态漏电流与白单元数量。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
