公开(公告)号：CN108682667A

公开(公告)日：2018-10-19

申请号：CN201810503777.8

申请日：2018-05-23

Applicant: 杭州士兰微电子股份有限公司

Inventor： 吴欢欢 ,  陈向东 ,  杨晶 ,  柯樊

IPC: H01L23/544 ,  H01L23/49 ,  G01R19/00

CPC classification number: H01L22/34 ,  G01R19/0092 ,  H01L23/49

Abstract: 本申请公开了一种半导体封装结构，该半导体封装结构包括：功率模块，功率模块具有从封装体表面伸出的功率引脚；以及电流测量模块，位于功率引脚附近且与功率引脚隔开，电流测量模块用于检测流过功率引脚的电流，其中，电流测量模块包括：磁性元件，其为具有开口与中间区域的半包围结构，磁性元件围绕功率引脚，用于聚集在功率引脚周围由电流产生的磁通；检测元件，具有检测部件与测量引脚，检测部件位于磁性元件的开口处，并与测量引脚的第一端相连，用于根据磁通产生电流的检测信号；以及管脚部件，管脚部件的第一端用于外部电连接，第二端与测量引脚的第二端固定连接。

公开(公告)号：CN108496167A

公开(公告)日：2018-09-04

申请号：CN201680078382.7

申请日：2016-12-15

Applicant: 普迪飞半导体技术有限公司

Inventor： S·莱姆 ,  D·齐普利克卡斯 ,  T·布罗泽克 ,  J·程 ,  S·科梅索利 ,  I·德 ,  K·董 ,  H·艾森曼 ,  T·费斯库斯 ,  J·黑格 ,  C·黑斯 ,  J·基巴里安 ,  S·李 ,  M·廖 ,  S-C·林 ,  H·马苏哈希 ,  K·迈克尔斯 ,  C·奥沙利文 ,  M·劳舍尔 ,  V·罗夫纳 ,  A·斯特罗瓦斯 ,  M·斯特罗瓦斯 ,  C·泰勒 ,  R·瓦利萨伊 ,  L·威兰德 ,  N·约科雅玛

IPC: G06F17/50 ,  G01N23/00 ,  G01R31/26 ,  H01L21/66

CPC classification number: H01L22/26 ,  G01R31/2884 ,  G06F11/079 ,  G06F17/5045 ,  G06F17/5068 ,  G06F17/5072 ,  G06F17/5081 ,  H01L22/20 ,  H01L22/34 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/11803 ,  H01L27/11807 ,  H01L29/0649 ,  H01L29/0684 ,  H01L29/41725 ,  H01L29/45 ,  H01L2027/11866 ,  H01L2027/11875 ,  H01L2027/11885 ,  H01L2027/11887

Abstract: 晶片、芯片或晶粒，其包含具有被配置为经由非接触电测量(“NCEM”)获得联机数据的结构的填充单元。这些实现了NCEM的填充单元可以标定/暴露各种开路、短路、泄漏或过度电阻故障模式。这些晶片、芯片或晶粒可以包括实验设计(“DOE”)，其在至少两个变型中包括多个实现了NCEM的填充单元，全都指向相同故障模式。

公开(公告)号：CN105144360B

公开(公告)日：2018-07-27

申请号：CN201480013984.5

申请日：2014-03-04

Applicant: 密克罗奇普技术公司

Inventor： 兰迪·亚奇

IPC: H01L21/66

CPC classification number: H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及种用于对半导体制作进行过程监视的半导体芯片,其具有多个阵列,所述多个阵列具有多个二极管,每二极管形成于所述芯片中,每二极管与具有至少个水平互连件(410)的堆叠相关联,所述堆叠与所述二极管串联连接以形成二极管堆叠组合,其中所述水平互连件具有经自对准硅化多晶硅互连件,所述经自对准硅化多晶硅互连件包括互补经掺杂多晶硅区段(412、414)以形成经反向偏置二极管。

公开(公告)号：CN108269785A

公开(公告)日：2018-07-10

申请号：CN201611262695.6

申请日：2016-12-30

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 李勇

IPC: H01L23/544 ,  H01L21/66

CPC classification number: H01L22/34 ,  G01R31/2886 ,  H01L21/76895 ,  H01L21/823431 ,  H01L23/535 ,  H01L27/0886 ,  H01L29/665 ,  H01L23/544 ,  H01L22/14 ,  H01L2223/544

Abstract: 一种测试结构及其形成方法、测试方法，测试结构包括：基底；位于基底内的阱区；位于阱区内的第一外延掺杂区，阱区和第一外延掺杂区的掺杂类型相同；位于基底上且覆盖阱区和第一外延掺杂区的介质层；贯穿介质层且与阱区电连接的第一接触插塞；贯穿介质层且与第一外延掺杂区电连接的第二接触插塞和第三接触插塞，第二接触插塞位于第一接触插塞和第三接触插塞之间；第二接触插塞包括位于第一外延掺杂区上的金属硅化物层以及位于金属硅化物层上的第一导电插塞，在平行于基底且沿第二接触插塞延伸方向上，第二接触插塞表面具有两端。本发明可以避免因接触插塞之间尺寸不同所引起的误差问题，因此测试获取的接触电阻具有较高的准确性和可靠性。

公开(公告)号：CN105096780B

公开(公告)日：2018-07-03

申请号：CN201510458290.9

申请日：2015-07-29

Applicant: 武汉华星光电技术有限公司

Inventor： 赵莽 ,  田勇

IPC: G09G3/00 ,  G02F1/13

CPC classification number: G02F1/136286 ,  G01R31/2825 ,  G02F1/13454 ,  G02F1/1368 ,  G02F2001/136254 ,  G02F2202/104 ,  G09G3/006 ,  G09G2330/12 ,  H01L22/34 ,  H01L27/1222 ,  H01L27/124 ,  H01L29/78672

Abstract: 本发明公开一种用于基板电路。所术基板电路包括一基板、一软板区、一芯片区、多个基板导线区、多个基板栅极驱动电路区及多个开关。所述多个基板导线区包括多条基板导线，所述多条基板导线与所述芯片区电气连接。所述多个基板栅极驱动电路区包括多条栅极线，每一所述栅极线与所述基板导线之一电气连接。每一所述开关连接于一条所述栅极线与一条所述基板导线之间。

公开(公告)号：CN104934407B

公开(公告)日：2018-06-19

申请号：CN201510262495.X

申请日：2012-09-14

Applicant: 富士通半导体股份有限公司

Inventor： 吉泽和隆 ,  江间泰示 ,  森木拓也

IPC: H01L23/52 ,  H01L27/04 ,  H01L21/77

CPC classification number: H01L23/562 ,  H01L21/78 ,  H01L22/34 ,  H01L23/5226 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/544 ,  H01L23/564 ,  H01L24/05 ,  H01L2223/5446 ,  H01L2223/5448 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05553 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 一种半导体器件，包括：半导体衬底，具有芯片区、位于芯片区外缘的划片区、以及在平面图中位于划片区中并且位于半导体衬底的边缘附近的焊盘区；下布线层，形成在半导体衬底上方，包括第一导电图案和多个第二导电图案，每个第二导电图案布置在焊盘区内，其中，第一导电图案沿着焊盘区的外周布置，多个第二导电图案布置在焊盘区的内部区域中，并且第一导电图案和多个第二导电图案彼此电隔离；绝缘膜，形成在下布线层上方；以及上布线层，形成在绝缘膜上方，包括在平面图中与第一导电图案和第二导电图案重叠的第三导电图案，第三导电图案电连接至第一导电图案。本发明能够在半导体衬底中抑制裂纹的形成。

公开(公告)号：CN105224978B

公开(公告)日：2018-05-15

申请号：CN201410392742.3

申请日：2014-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧焕廷 ,  徐安泰 ,  曹佩华 ,  蔡承纮 ,  陈翠媚 ,  卢乃诚

IPC: G06K19/077

CPC classification number: G01R31/3025 ,  G01R31/2822 ,  G06K7/10316 ,  G06K7/10336 ,  G06K7/10366 ,  G06K19/0722 ,  G06K19/07749 ,  H01L21/304 ,  H01L22/34

Abstract: 本发明根据一些实施例提供了一种在测试中检测管芯中的边缘裂缝的方法。该方法包括以下操作：接收指令信号；由指令信号提供功率；基于指令信号提供响应信号；以及基于指令信号自毁。本发明还涉及边缘裂缝检测系统。

公开(公告)号：CN107845623A

公开(公告)日：2018-03-27

申请号：CN201710931764.6

申请日：2013-04-02

Applicant: 意法半导体股份有限公司

Inventor： A·帕加尼

IPC: H01L23/544 ,  H01L21/66 ,  H01L21/74 ,  H01L21/768

CPC classification number: H01L22/34 ,  H01L21/743 ,  H01L21/76898 ,  H01L22/14

Abstract: 本发明的一些实施例涉及用于硅通孔的电测试的改进系统以及对应的制造工艺。一种用于制造系统的工艺，该系统用于对在垂直方向上穿过半导体材料的衬底延伸的通孔的电测试，该工艺构思在本体中集成电测试电路以实现检测穿过微电子掩埋结构的通孔的至少一个电学参数，该微电子掩埋结构限定朝着外部的电连接元件与通孔的掩埋端之间的电路径；集成步骤构思提供沟槽并且在沟槽的底部处形成掺杂掩埋区域，具有与衬底的掺杂相反的掺杂以便形成半导体结，当其正向偏置时限定电路径；具体而言，半导体结具有小于导电区域的在与垂直方向横切的水平面上的表面面积的结面积，以此方式具有减小的反向饱和电流。

公开(公告)号：CN107689360A

公开(公告)日：2018-02-13

申请号：CN201710673836.1

申请日：2017-08-02

Applicant: 瑞萨电子株式会社

Inventor： 高桥幸雄 ,  松浦仁

IPC: H01L23/544 ,  H01L27/02 ,  H01L27/082 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L27/0825 ,  H01L27/088 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/7397 ,  H01L27/0259 ,  H01L22/34 ,  H01L27/0296 ,  H01L27/0823 ,  H01L29/0684 ,  H01L29/7395

Abstract: 本发明涉及一种半导体器件。为了提高检测IGBT的电流检测性能，特别是在配备有主IGBT和用于主IGBT的电流检测的感测IGBT的半导体器件的低电压区中。在位于感测IGBT单元内的虚拟区围绕的有源区的最外周边的周边部分，n+型半导体区形成在与嵌入到半导体衬底的上表面的沟槽内并被施加栅极电压的沟槽栅极电极相邻的浮置状态的阱的上表面上。

公开(公告)号：CN104821292B

公开(公告)日：2018-02-13

申请号：CN201510050184.7

申请日：2015-01-30

Applicant: 三菱电机株式会社

Inventor： 吉田拓弥 ,  高野和丰

IPC: H01L21/78 ,  H01L21/66

CPC classification number: H01L22/14 ,  H01L21/3043 ,  H01L21/78 ,  H01L22/20 ,  H01L22/34

Abstract: 本发明得到一种半导体装置的制造方法，其能够减少由来自切割区域侧的削片、裂纹引起的耐压劣化不良，能够无需在在线检查之后，将测定用电极蚀刻去除。将半导体装置(2)的P型基极层(5)和在线检查用监视器(15)的P型层(16)同时地形成。在P型基极层(5)以及P型层(16)上同时形成铝层(11)。在P型层(16)上，将铝层(11)的至少一部分去除。在切割半导体晶片(1)时，在P型层(16)上，利用切割刀片(20)将去除了铝层11的部分切断。