-
-
公开(公告)号：CN118899284A
公开(公告)日：2024-11-05
申请号：CN202410328721.9
申请日：2024-03-21
申请人： 三星电子株式会社
IPC分类号： H01L23/48 , H01L23/528 , H01L23/52 , H01L23/522 , H10B80/00 , H01L21/768 , H01L21/82
摘要： 一种半导体装置包括：半导体层，所述半导体层具有第一表面和与所述第一表面相反的第二表面；第一布线结构，所述第一布线结构位于所述半导体层的所述第一表面上；第二布线结构，所述第二布线结构位于所述半导体层的所述第二表面上；以及贯穿通路，所述贯穿通路延伸穿过所述半导体层并且电连接到所述第一布线结构和所述第二布线结构，其中，所述半导体层还包括：与所述半导体层的所述第一表面相邻的第一半导体元件层；以及与所述半导体层的所述第二表面相邻的第二半导体元件层。
-
公开(公告)号：CN118888595A
公开(公告)日：2024-11-01
申请号：CN202411227279.7
申请日：2024-09-03
申请人： 福建省晋华集成电路有限公司
IPC分类号： H01L29/78 , H01L29/417 , H01L29/423 , H01L23/52 , H01L21/336
摘要： 本发明提供了一种半导体器件及其制备方法，包括：衬底、若干源极线、若干通道材料柱、若干栅极结构和若干漏极结构，其中若干源极线位于衬底上，若干源极线沿第一方向延伸且沿第二方向彼此间隔排列；若干通道材料柱位于若干源极线上且与源极线连接；栅极结构包括第一部分和第二部分，栅极结构的第一部分沿通道材料柱的侧壁设置，栅极结构的第二部分沿第二方向延伸跨过多条源极线并连接第一部分；若干漏极结构位于通道材料柱上且与通道材料柱连接；本发明能够避免通道位置不居中的影响，从而提高半导体器件的电性能。
-
公开(公告)号：CN112670272B
公开(公告)日：2024-10-29
申请号：CN202010965101.8
申请日：2020-09-15
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 一种半导体装置和制造半导体装置的方法。半导体装置可以包括：基板；设置在基板上方的保护区域；以及由保护区域包围的核心结构。核心结构可以包括可被化学溶液蚀刻的核心材料。该保护区域可以包括抗化学溶液蚀刻的保护材料。核心结构可以具有第一侧和相对于第一侧的第二侧，第一侧比第二侧更靠近基板。核心结构可在核心结构的第一侧最窄。
-
公开(公告)号：CN118742048A
公开(公告)日：2024-10-01
申请号：CN202410774151.6
申请日：2024-06-17
申请人： 西安紫光国芯半导体股份有限公司
摘要： 本发明公开了一种三维堆叠结构及模组设备。该三维堆叠结构，包括：叠设置的N个存储芯片，每个所述存储芯片均包括存储阵列和第一级放大器；第一芯片，与所述N个存储芯片层叠设置；所述第一芯片包括第二级放大器，所述第二级放大器与所述第一级放大器通过垂直互连结构连接。提供了一种高带宽和高存储密度的三维堆叠结构。
-
公开(公告)号：CN118712165A
公开(公告)日：2024-09-27
申请号：CN202410751995.9
申请日：2024-06-12
申请人： 傲威半导体无锡有限公司
IPC分类号： H01L23/495 , H01L23/52 , H01L27/02
摘要： 本发明涉及TVS芯片技术领域，提出了一种单向TVS芯片，包括芯片本体，所述芯片本体的左侧安装有第一引线框，所述芯片本体的右侧安装有第二引线框，所述第一引线框和所述第二引线框上均连接有第三引线框，所述芯片本体的下方安装有第一连接板，所述第一连接板上固定设置有固定杆，所述固定杆上安装有第二连接板，所述第二连接板内安装有支撑组件，所述第二连接板的前后两侧均滑动连接有调节块，所述第一连接板的外侧设置有外框。通过上述技术方案，解决了现有的TVS芯片不能够在并联多个芯片时保持多个芯片等距排布的同时保持上下表面平齐，不能够对芯片两侧引线框架向下延伸的长度进行调节，也不能够对TVS芯片的支撑高度进行调节和固定的问题。
-
公开(公告)号：CN118380409B
公开(公告)日：2024-09-20
申请号：CN202410822679.6
申请日：2024-06-25
申请人： 江苏中科智芯集成科技有限公司
摘要： 本发明涉及半导体制造技术领域，公开了一种芯片封装结构，包括第一线路结构、第二线路结构、第三线路结构、第一芯片和第二芯片；第一线路结构包括第一电源/接地线路；第二线路结构包括第二电源/接地线路；所述第三线路结构设于第一线路结构和第二线路结构之间，所述第三线路结构包括信号线路；所述第一芯片设于第一线路结构和第三线路结构之间，所述第二芯片设于第二线路结构和第三线路结构之间；本发明所提供的芯片封装结构可以通过第一线路结构和第二线路结构分别给第一芯片和第二芯片进行直接供电，以满足芯片的供电需求，无需采用硅通孔也可以满足第一芯片和第二芯片的供电，避免了因采用硅通孔技术而导致工艺成本较高的问题。
-
公开(公告)号：CN118645469A
公开(公告)日：2024-09-13
申请号：CN202410785485.3
申请日：2024-06-17
申请人： 深圳瑞沃微半导体科技有限公司
IPC分类号： H01L21/768 , H01L23/52
摘要： 本申请提供了一种芯片扇出型封装方法，具体为：将所述第一芯片和所述第二芯片并列进行封装得到第一预封装件；其中，所述第一预封装件的所述第一正电极、第一负电极、第二正电极和第二负电极露出；将所述第一预封装件的第一负电极和第二正电极通过增材制造方式进行连接至第二预设高度，将所述第一预封装件的第一正电极和第二负电极通过增材制造方式分别制作扇出型电路至所述第二预设高度得到第二预封装件。通过增材制造方式将所述芯片电路的电极区域进行连接并导通解决了“现有工艺都需要溅射种子层，制作完成后还要采用蚀刻的工艺去除种子层，对芯片会造成伤害”的技术问题，免除了种子层，直接一次完成芯片电极互连或重新分布。
-
公开(公告)号：CN118412374A
公开(公告)日：2024-07-30
申请号：CN202410111703.5
申请日：2024-01-26
申请人： 三星电子株式会社
IPC分类号： H01L29/41 , H01L29/06 , H01L23/52 , H01L23/535 , H01L27/085
摘要： 提供了一种集成电路装置。装置包括：下源极/漏极区域；下接触件，其分别在下源极/漏极区域的底表面上；上源极/漏极区域，其在竖直方向上与下源极/漏极区域间隔开；上接触件，其分别在上源极/漏极区域的上表面上；以及第一竖直导电轨，其电连接至下接触件和上接触件的第一接触件；第一竖直导电轨，其在竖直方向上延伸，并且包括在第一竖直水平处具有第一上表面的第一部分和在低于第一竖直水平的第二竖直水平处具有第二上表面的第二部分。第二部分在竖直方向上与上接触件中的第一上接触件重叠。
-
公开(公告)号：CN112271171B
公开(公告)日：2024-07-26
申请号：CN202011111171.3
申请日：2018-11-13
申请人： 住友电气工业株式会社
发明人： 田能村昌宏
IPC分类号： H01L25/07 , H01L23/52 , H01L23/528 , H01L23/482 , H01L23/488 , H01L21/60 , H01L23/367 , H01L23/498 , H01L23/66 , H03F1/02 , H03F3/60
摘要： 公开了一种半导体器件和实现所述半导体器件的放大器组件。所述半导体器件是一种多尔蒂放大器，包括用于多尔蒂放大器的载波放大器的第一晶体管元件和用于峰值放大器的第二晶体管元件。多尔蒂放大器的特征是第一晶体管元件和第二晶体管元件交替地设置在共用的半导体衬底上。
-
-
-
-
-
-
-
-
-
搜索结果
3274 条记录 (耗时 0.02 秒)
