公开(公告)号：CN118116434A

公开(公告)日：2024-05-31

申请号：CN202310833589.2

申请日：2023-07-07

Applicant: 三星电子株式会社

Inventor： 曹丙坤 ,  吴桂植 ,  林汪龙 ,  金德成 ,  崔璋石

IPC: G11C11/4096 ,  G11C11/408 ,  G11C11/4091

Abstract: 一种半导体存储器件包括：单元阵列，包括多个存储体；命令解码器，配置为对从半导体存储器件的外部输入的读/写命令、读命令和写命令进行解码；地址解码器，接收读地址和写地址；输入接收器，配置为将通过写数据焊盘输入的写数据发送到与写地址相对应的存储体的全局I/O驱动器；以及输出驱动器，配置为将从与读地址相对应的存储体的I/O读出放大器输出的读数据发送到读数据焊盘，其中，写数据经由写数据焊盘以单倍数据速率方法输入，并在不经过解串行化处理的情况下被发送到全局I/O驱动器，并且读数据在不经过串行化处理的情况下从I/O读出放大器被发送到读数据焊盘。在一些实施例中，半导体存储器件通过混合铜接合来电地并物理地耦接到中央处理单元。

公开(公告)号：CN115705871A

公开(公告)日：2023-02-17

申请号：CN202210890030.9

申请日：2022-07-27

Applicant: 三星电子株式会社

Inventor： 黄晙夏 ,  秋喆焕 ,  吴桂植 ,  李泳斌 ,  赵娍苑

IPC: G11C11/406

Abstract: 提供了一种操作主机设备以控制包括寄存器的存储设备的方法。该方法包括：向存储设备提供指示掩蔽段和非掩蔽段当中的非掩蔽段的部分阵列刷新设置；向存储设备提供刷新命令；以及向存储设备提供针对掩蔽段的写入命令，以控制存储设备在基于刷新命令在存储设备中执行部分阵列刷新的同时存储数据。

公开(公告)号：CN119495669A

公开(公告)日：2025-02-21

申请号：CN202410895746.7

申请日：2024-07-05

Applicant: 三星电子株式会社

Inventor： 全俊镐 ,  金德成 ,  吴桂植 ,  李旻佑 ,  林汪龙 ,  曹丙坤

IPC: H01L23/498 ,  H01L23/538 ,  H10B80/00

Abstract: 提供了半导体封装件。所述半导体封装件可包括：封装基底；多个上裸片，在封装基底的上侧上，并且布置为不彼此垂直叠置；多个电连接结构，在所述多个上裸片与封装基底之间，并且电连接到封装基底；下裸片，在封装基底上，并且布置为不与所述多个电连接结构垂直叠置；以及多个叠置电连接结构，布置在所述多个上裸片与下裸片的上表面之间，并且电连接到下裸片的上表面。所述多个上裸片中的每个可包括彼此垂直叠置的多个存储器裸片。

公开(公告)号：CN118899284A

公开(公告)日：2024-11-05

申请号：CN202410328721.9

申请日：2024-03-21

Applicant: 三星电子株式会社

Inventor： 全俊镐 ,  金德成 ,  吴桂植 ,  李旻佑 ,  林汪龙 ,  曹丙坤

IPC: H01L23/48 ,  H01L23/528 ,  H01L23/52 ,  H01L23/522 ,  H10B80/00 ,  H01L21/768 ,  H01L21/82

Abstract: 一种半导体装置包括：半导体层，所述半导体层具有第一表面和与所述第一表面相反的第二表面；第一布线结构，所述第一布线结构位于所述半导体层的所述第一表面上；第二布线结构，所述第二布线结构位于所述半导体层的所述第二表面上；以及贯穿通路，所述贯穿通路延伸穿过所述半导体层并且电连接到所述第一布线结构和所述第二布线结构，其中，所述半导体层还包括：与所述半导体层的所述第一表面相邻的第一半导体元件层；以及与所述半导体层的所述第二表面相邻的第二半导体元件层。

公开(公告)号：CN118363892A

公开(公告)日：2024-07-19

申请号：CN202311629530.8

申请日：2023-11-30

Applicant: 三星电子株式会社

Inventor： 林汪龙 ,  曹丙坤 ,  吴桂植 ,  金德成 ,  崔璋石

IPC: G06F13/16 ,  G06F13/42 ,  G06F15/78

Abstract: 一种装置包括通过管芯到管芯(D2D)接口连接到第二管芯的第一管芯。第一管芯包括被配置为向D2D接口提供与第二管芯通信的第一通道的第一互连，该第一互连包括第一逻辑电路，该第一逻辑电路被配置为指示连接到第一通道的小芯片管芯的数量与所连接的小芯片管芯的多个信号引脚之中的所连接的信号引脚之间的相关性。第二管芯包括所述数量的所连接的小芯片管芯，每个所连接的小芯片管芯包括被配置为提供从每个所连接的小芯片管芯到D2D接口的第二通道的第二互连。第二通道被配置为根据所连接的小芯片管芯的所连接的信号引脚的数量来设置。