-
公开(公告)号：CN117953934A
公开(公告)日：2024-04-30
申请号：CN202311330379.8
申请日：2023-10-13
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408 , G11C11/4094
Abstract: 公开了存储器装置、存储器系统以及操作存储器装置的方法。所述操作存储器装置的方法包括：周期性地从主机接收刷新命令；确定在预定时间段期间目标行地址是否被激活；以及当目标行地址被激活时，跳过对与目标行地址对应的字线的刷新操作并且将与刷新操作被跳过的字线对应的刷新跳过信号发送到主机；并且当目标行地址未被激活时，响应于刷新命令对与目标行地址对应的字线执行刷新操作。
-
公开(公告)号：CN110176259A
公开(公告)日：2019-08-27
申请号：CN201910125511.9
申请日：2019-02-20
Applicant: 三星电子株式会社
IPC: G11C5/02 , H01L25/065
Abstract: 一种存储器装置包括：缓冲器管芯，其包括在平行于缓冲器管芯的下表面的第一方向上彼此间隔开的第一凸块阵列和第二凸块阵列；第一存储器管芯，通过多个第一硅通孔堆叠在缓冲器管芯上且包括存储体；和第二存储器管芯，通过多个第二硅通孔堆叠在第一存储器管芯上且包括存储体。第一凸块阵列提供给在第一存储器管芯和第二存储器管芯与第一处理器之间通信的第一信道。第二凸块阵列提供给在第一存储器管芯和第二存储器管芯与第二处理器之间通信的第二信道，且第一信道和第二信道彼此独立，使得分配给第一信道的存储体仅由第一处理器而非第二处理器通过第一信道访问，且分配给第二信道的存储体仅由第二处理器而非第一处理器通过第二信道访问。
-
公开(公告)号：CN111261208A
公开(公告)日：2020-06-09
申请号：CN201910644493.5
申请日：2019-07-17
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4074 , G11C11/409
Abstract: 提供了动态半导体存储器装置及包括其的存储器系统。动态半导体存储器装置包括：存储器单元阵列，包括具有连接在第一字线与第一位线之间的多个第一动态存储器单元的第一存储器单元阵列块、具有连接在第二字线与第二位线之间的多个第二动态存储器单元的第二存储器单元阵列块及具有感测放大器的感测放大块，感测放大器被配置为将第一位线和第二位线的电压放大至第一感测电源电压或比第一感测电源电压高的第二感测电源电压；温度传感器单元，被配置为感测温度并生成温度感测信号；以及电压生成器，被配置为响应于温度感测信号生成第一或第二感测电源电压，将第一或第二感测电源电压施加到存储器单元阵列，将感测接地电压施加到存储器单元阵列。
-
公开(公告)号：CN111261208B
公开(公告)日：2025-02-14
申请号：CN201910644493.5
申请日：2019-07-17
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4074 , G11C11/409
Abstract: 提供了动态半导体存储器装置及包括其的存储器系统。动态半导体存储器装置包括：存储器单元阵列，包括具有连接在第一字线与第一位线之间的多个第一动态存储器单元的第一存储器单元阵列块、具有连接在第二字线与第二位线之间的多个第二动态存储器单元的第二存储器单元阵列块及具有感测放大器的感测放大块，感测放大器被配置为将第一位线和第二位线的电压放大至第一感测电源电压或比第一感测电源电压高的第二感测电源电压；温度传感器单元，被配置为感测温度并生成温度感测信号；以及电压生成器，被配置为响应于温度感测信号生成第一或第二感测电源电压，将第一或第二感测电源电压施加到存储器单元阵列，将感测接地电压施加到存储器单元阵列。
-
公开(公告)号：CN118159037A
公开(公告)日：2024-06-07
申请号：CN202311156846.X
申请日：2023-09-08
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L27/088
Abstract: 公开了一种存储器件，其包括：基础管芯，其包括一对第二管芯和位于所述一对第二管芯之间的第一管芯；以及存储堆叠，其包括在垂直方向上顺序堆叠在基础管芯上的存储管芯。第一管芯电连接到存储堆叠，并且第一管芯包括逻辑晶体管，该逻辑晶体管包括三维结构的沟道。
-
Patent Agency Ranking
公开(公告)号：CN118076117A
公开(公告)日：2024-05-24
申请号：CN202311196433.4
申请日：2023-09-15
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器设备和包括该存储器设备的系统设备。存储器设备包括：基底管芯，包括被配置为接收数据信号的数据信号凸块；第一存储器堆叠，包括顺序堆叠在基底管芯上的第一存储器管芯；以及第二存储器堆叠，包括顺序堆叠在基底管芯上并且在平行于基底管芯的上表面的方向上与第一存储器堆叠间隔开的第二存储器管芯。基底管芯被配置为基于选择信号来选择性地向第一存储器堆叠或第二存储器堆叠之一提供通过数据信号凸块接收的数据信号。
-
公开(公告)号：CN115706096A
公开(公告)日：2023-02-17
申请号：CN202210937420.7
申请日：2022-08-05
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/535
Abstract: 一种半导体封装包括顺序地一个堆叠在另一个上的第一、第二、第三和第四半导体芯片。第一、第二、第三和第四半导体芯片中的每个包括包括在第一方向上交替布置的第一组接合焊盘和第二组接合焊盘以及分别选择性地连接到第一组接合焊盘的输入/输出(I/O)电路。第一、第二和第三半导体芯片中的每个包括电连接到第一组接合焊盘的第一组贯穿电极和电连接到第二组接合焊盘的第二组贯穿电极。
-
公开(公告)号：CN112837725A
公开(公告)日：2021-05-25
申请号：CN202010915165.7
申请日：2020-09-03
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C29/42
Abstract: 本公开涉及一种半导体存储器件和操作半导体存储器件的方法。所述半导体存储器件包括存储单元阵列、纠错码(ECC)引擎、刷新控制电路和控制逻辑电路。所述存储单元阵列包括存储单元行。所述刷新控制电路对所述存储单元行执行刷新操作。所述控制逻辑电路控制所述ECC引擎，使得所述ECC引擎在读取操作期间通过对至少一个第一存储单元行中的子页面执行ECC解码来生成错误生成信号。所述控制逻辑电路将所述第一存储单元行的错误发生计数与阈值进行比较，并基于所述比较向所述刷新控制电路提供所述第一存储单元行的第一地址作为错误地址。所述刷新控制电路增加在刷新时段期间在所述第一存储单元行中执行的刷新操作的次数。
-
公开(公告)号：CN110097919A
公开(公告)日：2019-08-06
申请号：CN201910066323.3
申请日：2019-01-24
Applicant: 三星电子株式会社
Abstract: 提供了一种存储系统、确定其错误的方法及包括其的电子设备。存储系统包括：存储装置，包括缓冲器裸片、设置在缓冲器裸片上的核心裸片、多个通道和穿硅通路，穿硅通路被配置为在缓冲器裸片与至少一个核心裸片之间发送信号；存储控制器，被配置为向该存储装置输出命令信号和地址信号，向存储装置输出数据信号，以及从存储装置接收数据信号；以及内插件，包括用于连接存储控制器和多个通道的多个通道路径，其中该存储装置还包括用于改变多个通道与多个通道路径之间的连接状态的路径选择器，当在多个通道与多个通道路径之间的第一连接状态下检测到错误时，路径选择器将第一连接状态改变为第二连接状态。
-
公开(公告)号：CN1992075A
公开(公告)日：2007-07-04
申请号：CN200610171271.9
申请日：2006-12-28
Applicant: 三星电子株式会社
CPC classification number: G11C8/18 , G11C7/04 , G11C7/1045 , G11C7/1072 , G11C7/22 , G11C8/12 , G11C11/4076 , G11C11/4082 , G11C29/18
Abstract: 一种半导体器件的地址转换器包括：时钟产生部分，用于当施加了电源时产生至少一个时钟信号；控制信号设置装置，用于在模式设置操作期间设置控制信号；极性选择信号产生部分，用于响应于所述至少一个时钟信号和所述控制信号，产生至少一个极性选择信号；和地址转换部分，用于响应于所述至少一个极性选择信号来转换从外部部分施加的地址的至少一位以输出转换的地址。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.022 seconds)
