-
公开(公告)号：CN109840223B
公开(公告)日：2023-12-12
申请号：CN201811293828.5
申请日：2018-11-01
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 本申请提供了一种电子装置、存储器装置和电子装置的操作方法。电子装置包括存储器和片上系统(SoC)。存储器装置包括分配给第一通道的第一存储器单元区域和分配给第二通道的第二存储器单元区域。SoC包括第一处理单元和第二处理单元。第一处理单元被构造为通过第一通道将用于访问第一存储器单元区域的第一命令发送至存储器装置。第二处理单元被构造为通过第二通道将用于访问第二存储器单元区域的第二命令发送至存储器装置。存储器装置被构造为使得第一通道的带宽和第二通道的带宽彼此不同。
-
公开(公告)号：CN114530172A
公开(公告)日：2022-05-24
申请号：CN202111397188.4
申请日：2021-11-23
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 提供了半导体存储器装置和包括其的存储器系统。一种半导体存储器装置包括：外部电阻器,其设置在板上；以及多个存储器晶片，其安装在板上并且被指定为主晶片和从晶片。存储器晶片共同连接至外部电阻器。主晶片在半导体存储器装置的初始化序列期间执行第一阻抗校准操作，并且在其中的第一寄存器集中存储第一校准数据、第一电压和第一温度。在第一阻抗校准操作完成之后，在初始化序列期间，多个从晶片中的每一个执行第二阻抗校准操作，并且在其中的第二寄存器集中存储与第二阻抗校准操作关联的第二校准数据和对应于第一校准数据和第二校准数据之间的差的偏差数据。
-
公开(公告)号：CN110047522A
公开(公告)日：2019-07-23
申请号：CN201811607749.7
申请日：2018-12-27
Applicant: 三星电子株式会社
IPC: G11C5/06 , G11C11/406 , G11C11/4076 , G11C11/408
Abstract: 一种存储设备包括：第一易失性存储器芯片，包括存储第一数据的第一易失性存储单元阵列并且在第一带宽接收或输出第一数据；以及第二易失性存储器芯片，包括存储第二数据的第二易失性存储单元阵列并且在不同于第一带宽的第二带宽接收或输出第二数据。
-
公开(公告)号：CN107402901B
公开(公告)日：2023-12-12
申请号：CN201710351716.X
申请日：2017-05-18
Applicant: 三星电子株式会社
IPC: G06F15/167
Abstract: 提供由第一处理器和第二处理器共享的公共存储设备。公共存储设备包括：存储单元阵列，包括分配用于第一处理器的第一存储区域和分配用于第二处理器的第二存储区域；刷新屏蔽信息存储电路，被配置为存储刷新屏蔽信息，刷新屏蔽信息指示对第一存储区域和第二存储区域中的至少一个是否执行刷新；以及刷新电路，被配置为根据刷新屏蔽信息对第一存储区域和第二存储区域选择性地执行刷新。
-
公开(公告)号：CN115966246A
公开(公告)日：2023-04-14
申请号：CN202210677245.2
申请日：2022-06-15
Applicant: 三星电子株式会社
IPC: G11C29/48 , G11C29/42 , G11C29/12 , G11C11/4078
Abstract: 一种半导体存储器设备，包括：存储器半导体管芯，其包括被配置为响应于从主机设备接收的命令和地址中的至少一个而执行正常操作的易失性存储器设备；以及与存储器半导体管芯垂直堆叠并且包括非易失性存储器设备的测试芯片。该测试芯片在正常模式下被配置为存储与由半导体存储器设备从主机设备接收到的命令和地址中的至少一个相对应的日志信息，并且在调试模式下进一步被配置为从非易失性存储器设备中读取该日志信息。
-
Patent Agency Ranking
公开(公告)号：CN108427650B
公开(公告)日：2021-12-17
申请号：CN201810066954.0
申请日：2018-01-23
Applicant: 三星电子株式会社
Inventor： 金光贤
Abstract: 根据本发明构思的示例实施例的存储器系统可以包括存储设备和存储器设备。存储设备包括：被配置为连接到处理器的第一接口电路；以及不同于第一接口电路的第二接口电路。存储器设备包括：被配置为基于DRAM接口连接到处理器的第三接口电路；被配置为不同于第三接口电路并被配置为连接到第二接口电路的第四接口电路；以及被划分为第一存储器区域和第二存储器区域的随机存取存储器。第一存储器区域由处理器通过第三接口电路访问，并且第二存储器区域由存储设备通过第二接口电路和第四接口电路访问。
-
公开(公告)号：CN109767806A
公开(公告)日：2019-05-17
申请号：CN201811267790.4
申请日：2018-10-29
Applicant: 三星电子株式会社
Abstract: 本申请提供了自适应错误检查与校正的半导体存储器装置和存储器系统。所述半导体存储器装置包括存储器单元阵列和错误检查与校正(ECC)电路。所述ECC电路基于与写数据相对应的片内集成ECC电平来执行对存储在所述存储器单元阵列中的写数据的ECC编码，以及执行对与从所述存储器单元阵列读出的写数据相对应的读数据的ECC解码。所述片内集成ECC电平是根据写数据的重要程度，在多个片内集成ECC电平中确定的。
-
公开(公告)号：CN111261208B
公开(公告)日：2025-02-14
申请号：CN201910644493.5
申请日：2019-07-17
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4074 , G11C11/409
Abstract: 提供了动态半导体存储器装置及包括其的存储器系统。动态半导体存储器装置包括：存储器单元阵列，包括具有连接在第一字线与第一位线之间的多个第一动态存储器单元的第一存储器单元阵列块、具有连接在第二字线与第二位线之间的多个第二动态存储器单元的第二存储器单元阵列块及具有感测放大器的感测放大块，感测放大器被配置为将第一位线和第二位线的电压放大至第一感测电源电压或比第一感测电源电压高的第二感测电源电压；温度传感器单元，被配置为感测温度并生成温度感测信号；以及电压生成器，被配置为响应于温度感测信号生成第一或第二感测电源电压，将第一或第二感测电源电压施加到存储器单元阵列，将感测接地电压施加到存储器单元阵列。
-
公开(公告)号：CN109840223A
公开(公告)日：2019-06-04
申请号：CN201811293828.5
申请日：2018-11-01
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 本申请提供了一种电子装置、存储器装置和电子装置的操作方法。电子装置包括存储器和片上系统(SoC)。存储器装置包括分配给第一通道的第一存储器单元区域和分配给第二通道的第二存储器单元区域。SoC包括第一处理单元和第二处理单元。第一处理单元被构造为通过第一通道将用于访问第一存储器单元区域的第一命令发送至存储器装置。第二处理单元被构造为通过第二通道将用于访问第二存储器单元区域的第二命令发送至存储器装置。存储器装置被构造为使得第一通道的带宽和第二通道的带宽彼此不同。
-
公开(公告)号：CN108427650A
公开(公告)日：2018-08-21
申请号：CN201810066954.0
申请日：2018-01-23
Applicant: 三星电子株式会社
Inventor： 金光贤
CPC classification number: G06F1/3275 , G06F3/061 , G06F3/0679 , G06F12/0246 , G06F12/0871 , G06F2212/7201 , G11C11/4074 , G06F13/16 , G06F12/0238
Abstract: 根据本发明构思的示例实施例的存储器系统可以包括存储设备和存储器设备。存储设备包括：被配置为连接到处理器的第一接口电路；以及不同于第一接口电路的第二接口电路。存储器设备包括：被配置为基于DRAM接口连接到处理器的第三接口电路；被配置为不同于第三接口电路并被配置为连接到第二接口电路的第四接口电路；以及被划分为第一存储器区域和第二存储器区域的随机存取存储器。第一存储器区域由处理器通过第三接口电路访问，并且第二存储器区域由存储设备通过第二接口电路和第四接口电路访问。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.025 seconds)
