-
公开(公告)号：CN110047522B
公开(公告)日：2024-11-19
申请号：CN201811607749.7
申请日：2018-12-27
Applicant: 三星电子株式会社
IPC: G11C5/06 , G11C11/406 , G11C11/4076 , G11C11/408
Abstract: 一种存储设备包括：第一易失性存储器芯片，包括存储第一数据的第一易失性存储单元阵列并且在第一带宽接收或输出第一数据；以及第二易失性存储器芯片，包括存储第二数据的第二易失性存储单元阵列并且在不同于第一带宽的第二带宽接收或输出第二数据。
-
公开(公告)号：CN107240413B
公开(公告)日：2022-04-08
申请号：CN201710196463.3
申请日：2017-03-29
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体存储器装置和对半导体存储器装置进行操作的方法。半导体存储器装置包括存储器单元阵列和控制逻辑电路。控制逻辑电路基于命令和地址控制对存储器单元阵列的存取。所述半导体存储器装置以与来自外部的存储器控制器的时钟信号同步的方式执行在存储器单元阵列中写数据的写操作和执行从存储器单元阵列读数据的读操作。所述半导体存储器装置以不同的数据选通模式执行写操作和读操作，在所述不同的数据选通模式中，所述半导体存储器装置根据所述时钟信号的频率使用不同数量的数据选通信号。
-
公开(公告)号：CN107845395B
公开(公告)日：2021-12-21
申请号：CN201710717932.1
申请日：2017-08-21
Applicant: 三星电子株式会社
Inventor： 姜相圭
Abstract: 公开一种存储器装置及其时钟分配方法。一种存储器装置包括：第一数据缓冲器，接收第一频带或第二频带的数据；第一时钟缓冲器，当第一数据缓冲器接收第一频带的数据时将第一频带的时钟信号提供给第一数据缓冲器，并且当第一数据缓冲器接收第二频带的数据时将第二频带的时钟信号提供给第一数据缓冲器；第二数据缓冲器，接收第一频带或第二频带的数据，并且响应于接收到第二频带的数据，从第一时钟缓冲器接收第二频带的时钟信号；第二时钟缓冲器，在第一频带操作中将第一频带的时钟信号提供给第二数据缓冲器。
-
公开(公告)号：CN107068176B
公开(公告)日：2021-12-14
申请号：CN201611270520.X
申请日：2016-12-30
Applicant: 三星电子株式会社
Inventor： 姜相圭
IPC: G11C11/408 , G11C11/409 , G11C7/10 , G11C8/16
Abstract: 提供了一种导体存储器设备以及包括该半导体存储器设备的存储器系统。半导体存储器设备包括：存储单元阵列，包括多个体阵列；以及控制逻辑电路。控制逻辑电路响应于命令和地址来控制对存储单元阵列的访问。第一数量的存储单元耦合到多个体阵列中的第一体阵列的位线，第二数量的存储单元耦合到多个体阵列中的第二体阵列的位线，并且第一数量与第二数量不同。
-
公开(公告)号：CN110047522A
公开(公告)日：2019-07-23
申请号：CN201811607749.7
申请日：2018-12-27
Applicant: 三星电子株式会社
IPC: G11C5/06 , G11C11/406 , G11C11/4076 , G11C11/408
Abstract: 一种存储设备包括：第一易失性存储器芯片，包括存储第一数据的第一易失性存储单元阵列并且在第一带宽接收或输出第一数据；以及第二易失性存储器芯片，包括存储第二数据的第二易失性存储单元阵列并且在不同于第一带宽的第二带宽接收或输出第二数据。
-
Patent Agency Ranking
公开(公告)号：CN107068176A
公开(公告)日：2017-08-18
申请号：CN201611270520.X
申请日：2016-12-30
Applicant: 三星电子株式会社
Inventor： 姜相圭
IPC: G11C11/408 , G11C11/409 , G11C7/10 , G11C8/16
CPC classification number: G11C11/4096 , G11C5/025 , G11C7/1072 , G11C8/12 , G11C11/4074 , G11C11/4085 , G11C11/4087 , G11C11/4091 , G11C11/4094 , G11C11/408 , G11C7/1075 , G11C8/16 , G11C11/409
Abstract: 提供了一种导体存储器设备以及包括该半导体存储器设备的存储器系统。半导体存储器设备包括：存储单元阵列，包括多个体阵列；以及控制逻辑电路。控制逻辑电路响应于命令和地址来控制对存储单元阵列的访问。第一数量的存储单元耦合到多个体阵列中的第一体阵列的位线，第二数量的存储单元耦合到多个体阵列中的第二体阵列的位线，并且第一数量与第二数量不同。
-
公开(公告)号：CN103489474B
公开(公告)日：2017-07-18
申请号：CN201310218479.1
申请日：2013-06-04
Applicant: 三星电子株式会社
IPC: G11C11/16
CPC classification number: G11C11/1675 , G11C5/147 , G11C11/161 , G11C11/1653 , G11C11/1659 , G11C11/1673 , G11C11/1697
Abstract: 一种磁随机存取存储器MRAM包括自旋转移扭矩磁随机存取存储器（STT‑MRAM）单元的存储单元阵列、以及公共连接到多个STT‑MRAM单元的源极线。源极线电压产生器响应于外部电源电压产生源极线驱动电压，并且将源极线驱动电压提供给源极线。
-
公开(公告)号：CN103489474A
公开(公告)日：2014-01-01
申请号：CN201310218479.1
申请日：2013-06-04
Applicant: 三星电子株式会社
IPC: G11C11/16
CPC classification number: G11C11/1675 , G11C5/147 , G11C11/161 , G11C11/1653 , G11C11/1659 , G11C11/1673 , G11C11/1697
Abstract: 一种磁随机存取存储器MRAM包括自旋转移扭矩磁随机存取存储器（STT-MRAM）单元的存储单元阵列、以及公共连接到多个STT-MRAM单元的源极线。源极线电压产生器响应于外部电源电压产生源极线驱动电压，并且将源极线驱动电压提供给源极线。
-
公开(公告)号：CN119028402A
公开(公告)日：2024-11-26
申请号：CN202410647630.1
申请日：2024-05-23
Applicant: 三星电子株式会社
Inventor： 姜相圭
IPC: G11C14/00 , G11C11/406 , G11C11/4076 , G06F3/06 , G06F11/14 , G06F15/78
Abstract: 提供了存储系统、降低其待机功率的方法和车辆存储系统。所述存储系统包括：易失性存储器件，当检测到主机装置不值班时，所述易失性存储器件执行自刷新；非易失性存储器件；以及处理器，所述处理器控制所述易失性存储器件和所述非易失性存储器件的读取操作或写入操作。所述处理器在从当所述主机装置不值班时起第一时间段过去之后，将存储在所述易失性存储器件中的数据备份到所述非易失性存储器件。所述易失性存储器件在从存储在所述易失性存储器件中的所述数据被备份到所述非易失性存储器件的时间点起第二时间段过去之后，停止所述自刷新。
-
公开(公告)号：CN117806536A
公开(公告)日：2024-04-02
申请号：CN202310552130.5
申请日：2023-05-16
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 在一些实施例中，存储系统包括存储器件和主机，该主机被配置为向存储器件发送命令和地址(C/A)信号和时钟信号，以及向存储器件发送数据信号或从存储器件接收数据信号。被配置为访问存储器件的每个命令与访问定时参数相关联。该存储器件包括：访问参数定时器，被配置为测量访问定时参数的实际定时值；规格寄存器，被配置为提供定义访问定时参数的有效定时的规格定时值；比较电路，被配置为对实际定时值和规格定时值进行比较；以及模式寄存器，被配置为当实际定时值偏离规格定时值超过预定范围时存储由主机读取的定时违规标志。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.021 seconds)
