公开(公告)号：CN107240413B

公开(公告)日：2022-04-08

申请号：CN201710196463.3

申请日：2017-03-29

Applicant: 三星电子株式会社

Inventor： 柳承佑 ,  姜相圭

IPC: G11C7/10 ,  G11C7/22

Abstract: 本公开涉及半导体存储器装置和对半导体存储器装置进行操作的方法。半导体存储器装置包括存储器单元阵列和控制逻辑电路。控制逻辑电路基于命令和地址控制对存储器单元阵列的存取。所述半导体存储器装置以与来自外部的存储器控制器的时钟信号同步的方式执行在存储器单元阵列中写数据的写操作和执行从存储器单元阵列读数据的读操作。所述半导体存储器装置以不同的数据选通模式执行写操作和读操作，在所述不同的数据选通模式中，所述半导体存储器装置根据所述时钟信号的频率使用不同数量的数据选通信号。

公开(公告)号：CN111554331B

公开(公告)日：2025-02-07

申请号：CN202010082594.0

申请日：2020-02-07

Applicant: 三星电子株式会社

Inventor： 柳承佑 ,  金相录 ,  田炳宽 ,  郑秉勋 ,  任政燉 ,  崔荣暾

IPC: G11C7/10

Abstract: 一种非易失性存储器器件包括第一存储器单元阵列、第一双向复用器、第一寄存器、第二寄存器、第一I/O焊盘和第二个I/O焊盘。第一存储器单元阵列存储第一数据。第一双向复用器接收第一数据并将第一数据分发为第一子数据和第二子数据。第一寄存器存储来自第一双向复用器的第一子数据。第二寄存器存储来自第二双向复用器的第二子数据。第一I/O焊盘将来自第一寄存器的第一子数据输出到外部。第二I/O焊盘将来自第二寄存器的第二子数据输出到外部。

公开(公告)号：CN114530172A

公开(公告)日：2022-05-24

申请号：CN202111397188.4

申请日：2021-11-23

Applicant: 三星电子株式会社

Inventor： 徐廷硕 ,  金光贤 ,  金治国 ,  柳承佑 ,  黄斗熙

IPC: G11C7/10

Abstract: 提供了半导体存储器装置和包括其的存储器系统。一种半导体存储器装置包括：外部电阻器,其设置在板上；以及多个存储器晶片，其安装在板上并且被指定为主晶片和从晶片。存储器晶片共同连接至外部电阻器。主晶片在半导体存储器装置的初始化序列期间执行第一阻抗校准操作，并且在其中的第一寄存器集中存储第一校准数据、第一电压和第一温度。在第一阻抗校准操作完成之后，在初始化序列期间，多个从晶片中的每一个执行第二阻抗校准操作，并且在其中的第二寄存器集中存储与第二阻抗校准操作关联的第二校准数据和对应于第一校准数据和第二校准数据之间的差的偏差数据。

公开(公告)号：CN119920287A

公开(公告)日：2025-05-02

申请号：CN202410828971.9

申请日：2024-06-25

Applicant: 三星电子株式会社

Inventor： 赵化淑 ,  柳承佑 ,  田炳宽

IPC: G11C16/26 ,  G11C16/08 ,  G11C16/24 ,  G06F12/02 ,  G06F12/0882

Abstract: 公开非易失性存储器装置和操作非易失性存储器装置的方法。所述非易失性存储器装置包括多个锁存器组、地址控制器、编码器和缓冲器。地址控制器控制输入地址和输出地址各自指示多个锁存器组中的相应的锁存器组。编码器从所述多个锁存器组之中的与输出地址对应的锁存器组接收扇区数据，并且还对接收的扇区数据进行压缩。缓冲器存储压缩后的扇区数据。在所述多个锁存器组之中，存储在缓冲器中的压缩后的扇区数据被重写到与输入地址对应的锁存器组中。

公开(公告)号：CN111554331A

公开(公告)日：2020-08-18

申请号：CN202010082594.0

申请日：2020-02-07

Applicant: 三星电子株式会社

Inventor： 柳承佑 ,  金相录 ,  田炳宽 ,  郑秉勋 ,  任政燉 ,  崔荣暾

IPC: G11C7/10

Abstract: 一种非易失性存储器器件包括第一存储器单元阵列、第一双向复用器、第一寄存器、第二寄存器、第一I/O焊盘和第二个I/O焊盘。第一存储器单元阵列存储第一数据。第一双向复用器接收第一数据并将第一数据分发为第一子数据和第二子数据。第一寄存器存储来自第一双向复用器的第一子数据。第二寄存器存储来自第二双向复用器的第二子数据。第一I/O焊盘将来自第一寄存器的第一子数据输出到外部。第二I/O焊盘将来自第二寄存器的第二子数据输出到外部。

公开(公告)号：CN107240413A

公开(公告)日：2017-10-10

申请号：CN201710196463.3

申请日：2017-03-29

Applicant: 三星电子株式会社

Inventor： 柳承佑 ,  姜相圭

IPC: G11C7/10 ,  G11C7/22

CPC classification number: G11C11/4096 ,  G06F1/08 ,  G06F1/12 ,  G11C7/1003 ,  G11C7/1066 ,  G11C7/1093 ,  G11C8/18 ,  G11C11/4076 ,  G11C17/16 ,  G11C29/023 ,  G11C2029/0411 ,  G11C7/1063 ,  G11C7/109 ,  G11C7/222

Abstract: 本公开涉及半导体存储器装置和对半导体存储器装置进行操作的方法。半导体存储器装置包括存储器单元阵列和控制逻辑电路。控制逻辑电路基于命令和地址控制对存储器单元阵列的存取。所述半导体存储器装置以与来自外部的存储器控制器的时钟信号同步的方式执行在存储器单元阵列中写数据的写操作和执行从存储器单元阵列读数据的读操作。所述半导体存储器装置以不同的数据选通模式执行写操作和读操作，在所述不同的数据选通模式中，所述半导体存储器装置根据所述时钟信号的频率使用不同数量的数据选通信号。