数据总线装置以及用于同步数据总线装置的方法

    公开(公告)号:CN109032244A

    公开(公告)日:2018-12-18

    申请号:CN201810770355.7

    申请日:2013-09-17

    Inventor: D.杰罗尔姆

    CPC classification number: G06F1/12

    Abstract: 本发明描述了一种带有数据总线接口的数据总线装置(1),该数据总线接口具有:-下行数据总线输入端(2),用于从上级数据总线装置(1)接收数据;和-时钟发生器(6),用于产生用于数据总线装置(1)的内部时钟信号。数据总线装置(1)具有同步单元(7),用以使时钟发生器(6)与上级数据总线装置(1)的时钟信号同步,其中,同步单元(7)配置为用于检测在下行数据总线输入端(2)处所接收到的下行数据流(D)中的转变,用于根据检测到的转变来调整内部时钟信号的频率,并用于相对于检测到的转变设置该内部时钟信号的所限定的相位。

    半导体装置、半导体系统和操作半导体装置的方法

    公开(公告)号:CN108268087A

    公开(公告)日:2018-07-10

    申请号:CN201710611810.4

    申请日:2017-07-25

    CPC classification number: G06F1/12 G06F15/7807

    Abstract: 本发明提供了一种半导体装置,该半导体装置包括:用于控制第一时钟源的第一时钟控制电路;第二时钟控制电路,其响应于来自知识产权(IP)块的块时钟请求将第一时钟请求发送至第一时钟控制电路,并且控制从第一时钟源接收时钟信号的第二时钟源,以产生停止的时钟信号,即关断预定量的时间的时钟信号;以及驱动器电路,其用于接收块控制信号,并且在停止的时钟信号被输出至IP块的同时将块控制信号输出至IP块。

    半导体器件
    4.
    发明公开

    公开(公告)号:CN108231111A

    公开(公告)日:2018-06-29

    申请号:CN201710595995.4

    申请日:2017-07-20

    Inventor: 李东郁

    CPC classification number: G06F1/10 G06F1/12

    Abstract: 一种半导体器件包括相位比较电路、输出使能信号发生电路、数据输入/输出(I/O)电路。相位比较电路将时钟信号的相位与延迟锁定环(DLL)时钟信号的相位进行比较,以产生相位信息信号。输出使能信号发生电路响应于第一预控制信号来锁存内部命令,以及响应于操作时钟信号和第二预控制信号来将锁存的内部命令输出为输出使能信号。输出使能信号发生电路根据内部时钟信号和输入时钟信号来产生第一预控制信号。数据I/O电路响应于输出使能信号来接收输入数据,以及将接收到的输入数据输出为与选通信号同步的输出数据。

    工业互联网现场层宽带总线时钟同步实现方法

    公开(公告)号:CN106130680B

    公开(公告)日:2018-03-27

    申请号:CN201610466739.0

    申请日:2016-06-23

    Inventor: 韦锦驹

    Abstract: 本发明公开工业互联网现场层宽带总线时钟同步实现方法,其特征在于,适用于工业互联网现场层宽带总线架构系统,系统包括总线控制器、至少一个总线终端,总线控制器和各总线终端通过两线制数据传输网络连接,该方法包括:从总线控制器和各总线终端中选举出作为最佳主时钟的设备;确定最佳主时钟的设备的IP地址与所述总线控制器的IP地址是否一致;若一致,则确定总线控制器作为时钟同步的主设备,并利用总线控制器向所述各总线终端发送同步报文进行时钟同步;若不一致,则返回执行从总线控制器和各总线终端中选举出作为最佳主时钟的设备这一步骤,用以解决现有的工业互联网现场层宽带总线架构系统时钟同步方法导致系统时钟的不稳定性问题。

    一种应用于同步时钟的译码器系统

    公开(公告)号:CN107728708A

    公开(公告)日:2018-02-23

    申请号:CN201711189120.0

    申请日:2017-11-24

    Inventor: 李永量

    CPC classification number: G06F1/12

    Abstract: 本发明公开了一种应用于同步时钟的译码器系统,包括时序电路和同步电路,所述时序电路连接同步电路,所述同步电路连接有数据输入端口,所述数据输出端口连接有数据处理单元,所述数据处理单元与时序电路连接,所述数据处理单元连接有状态量寄存器,所述状态量寄存器与时序电路连接,所述时序电路还连接有路径存储器和路径选择器,所述路径存储器与数据处理单元连接,所述路径选择器与同步电路相连,本发明采用模块化的设计,解决其在译码过程中态量不能得到有效控制的问题,不但可以不影响同步时钟的正常运行,还可以保证译码高效率的集市输出,具有较强的是实用性。

Patent Agency Ranking