-
公开(公告)号：CN108432143A
公开(公告)日：2018-08-21
申请号：CN201780005127.4
申请日：2017-04-12
Applicant: 密克罗奇普技术公司
CPC classification number: H03M1/34 , H03K5/131 , H03K5/14 , H03K2005/00058 , H03M1/007 , H03M1/1009 , H03M1/1028 , H03M1/1057 , H03M1/1071 , H03M1/18 , H03M1/38 , H03M1/502
Abstract: 本发明的实施例包含一种差分数字延迟线模/数转换器ADC。所述ADC包含：差分数字延迟线；电路，其包含所述差分数字延迟线中所含的一组延迟元件；及另一电路，其包含所述差分数字延迟线中所含的另一组延迟元件。第一电路经配置以生成表示输入的模/数转换的数据。第二电路经配置以校准到所述差分数字延迟线的源。
-
公开(公告)号：CN103066999B
公开(公告)日：2017-05-10
申请号：CN201210381321.1
申请日：2012-10-10
Applicant: 爱思开海力士有限公司
Inventor： 金亨洙
CPC classification number: H03L7/0814 , H03K5/131 , H03K5/135 , H03K2005/00052
Abstract: 本发明公开了一种相位混合器和具有相位混合器的延迟锁定环，所述相位混合器包括：第一驱动器，所述第一驱动器被配置成用由第一设定值确定的驱动力将第一输入信号驱动到混合节点；第二驱动器，所述第二驱动器被配置成用由第二设定值确定的驱动力将第二输入信号驱动到混合节点；以及转换速率控制单元，所述转换速率控制单元被配置成控制混合节点处的转换速率。
-
公开(公告)号：CN103718460B
公开(公告)日：2016-08-31
申请号：CN201280037936.0
申请日：2012-06-04
Applicant: 德克萨斯仪器股份有限公司
Inventor： M·U·厄尔多甘
CPC classification number: H03K5/133 , H03K5/131 , H03K2005/00052 , H03L7/0812 , H03L7/16
Abstract: 一种装置，其包括：由第一位值驱动的第一控制开关（111）；由第一时钟信号驱动的第一加权开关（141）；耦合在第一控制开关与第二加权开关之间的第一中间节点（112）；耦合到第一中间节点的第一预充电晶体管（131），其中预充电晶体管由时钟信号的逆驱动；由逻辑单元的位的逆驱动的第二控制开关（121）；由第二时钟信号驱动的第二加权开关（151）；耦合在第二控制开关与第二加权开关之间的第二中间节点（122）；耦合到第二中间节点的第二预充电晶体管（135），其中第二预充电晶体管（135）由第二时钟信号的逆驱动；以及耦合到第一控制开关、第二控制开关、第一加权开关和第二加权开关的电容器（159）。
-
公开(公告)号：CN105827222A
公开(公告)日：2016-08-03
申请号：CN201610330118.X
申请日：2016-05-18
Applicant: 中国工程物理研究院应用电子学研究所
CPC classification number: H03K5/131 , H04L7/0091
Abstract: 本发明公开了一种基于FPGA高速串行总线的纳秒级数字同步机，所述数字同步机包括依次电连接的出发信号模块、信号隔离模块、FPGA控制时序模块、信号转换模块和脉冲信号输出模块，所述FPGA控制时序模块通过422串口模块与上位机相连接，该技术方案实现了多路延时精度为1ns的脉冲同步触发和脉宽调制，体积小，延时范围宽，脉冲宽度可调，满足了多台大型物理装置的同步触发的不同需求。
-
公开(公告)号：CN105703766A
公开(公告)日：2016-06-22
申请号：CN201510765248.1
申请日：2015-11-11
Applicant: 英特尔IP公司
CPC classification number: H03M1/662 , G04F10/005 , H03C3/00 , H03K3/0315 , H03K5/131 , H03L7/0998 , H03M1/82 , H04L27/2331
Abstract: 本公开涉及基于注入锁定环形振荡器的数字时间转换器，并且提供了用于数字时间转换器(DTC)的装置和方法。在示例中，DTC可包括相位插值器和环形振荡器。相位插值器可被配置为接收两个或更多个不同相位信号的数字表示，并且对两个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号。环形振荡器可被配置为：接收经插值的相位信号、锁定到经插值的输出相位信号的频率和相位、并且提供经滤波的相位信号。
-
公开(公告)号：CN102970007B
公开(公告)日：2015-12-16
申请号：CN201210241810.7
申请日：2012-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K5/19
Abstract: 一种时间电流转换装置和方法。包含阻抗，该阻抗具有选择性地接收时变周期信号或已知电压信号的输入；以及电流输出，连接至阻抗。透过观测在时间周期内已知电压信号流经阻抗的平均电流以及观测时变周期信号流经阻抗的平均电流，可以借着评估第一平均电流和第二平均电流的比率来找出时变周期信号的工作周期，其中，在时变周期信号连接至阻抗的同时在电流输出处观测第一平均电流并且在已知电压信号连接至阻抗的同时在电流输出处观测第二平均电流。提供了时间电流转换电路的实施例。提供了用于找出时变周期信号的工作周期的方法实施例。
-
公开(公告)号：CN103873038A
公开(公告)日：2014-06-18
申请号：CN201210562265.1
申请日：2012-12-17
Applicant: 快捷半导体(苏州)有限公司
IPC: H03K17/28
CPC classification number: H03K5/131
Abstract: 本发明公开了一种延时时间调整电路，延时时间调整电路中的参考信号电路产生一个以上参考信号给模数转换电路；输入信号电路产生输入信号给模数转换电路，所述输入信号的电压由所需延时时间确定；模数转换电路比较所述输入信号和一个以上参考信号的电压，输出数字信号到数字逻辑芯片；数字逻辑芯片根据所述数字信号确定延时时间，开始延时；本发明同时还公开了一种延时时间调整方法和集成电路，通过本发明的方案，能够数字化的确定延时时间，提高了延时时间的调整精准度，并可以通过改变输入信号的电压调整延时时间，减小了电路损耗和成本开销。
-
公开(公告)号：CN102144166A
公开(公告)日：2011-08-03
申请号：CN200880130999.4
申请日：2008-09-04
Applicant: 株式会社爱德万测试
CPC classification number: G01R31/2841 , H03K3/84 , H03K5/131
Abstract: 定时设定数据(T1～Tn)包含表示正沿的定时的置位定时信号(S)和表示负沿的定时的复位定时信号(R)的任意组合。分类部(30)根据n个定时设定数据(T1～Tn)各自表示的定时的顺序对它们进行分类。开放处理部(33)参照分类出的定时设定数据(TS1～TSn)，检测置位定时信号(S)的连续或者复位定时信号(R)的连续，使连续的置位定时信号(S)的一方、连续的复位定时信号(R)的一方无效。边沿分配部(34)从m个置位/复位用可变延迟电路中直至当前的使用次数最低者开始依次分别分配未被无效而余留的置位/复位定时信号(S/R)。
