-
公开(公告)号：CN111554331B
公开(公告)日：2025-02-07
申请号：CN202010082594.0
申请日：2020-02-07
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种非易失性存储器器件包括第一存储器单元阵列、第一双向复用器、第一寄存器、第二寄存器、第一I/O焊盘和第二个I/O焊盘。第一存储器单元阵列存储第一数据。第一双向复用器接收第一数据并将第一数据分发为第一子数据和第二子数据。第一寄存器存储来自第一双向复用器的第一子数据。第二寄存器存储来自第二双向复用器的第二子数据。第一I/O焊盘将来自第一寄存器的第一子数据输出到外部。第二I/O焊盘将来自第二寄存器的第二子数据输出到外部。
-
公开(公告)号：CN109754838B
公开(公告)日：2023-10-13
申请号：CN201811212371.0
申请日：2018-10-10
Applicant: 三星电子株式会社
Abstract: 非易失性存储器设备包括输出数据信号的输出驱动器。输出驱动器包括上拉驱动器和下拉驱动器。上拉驱动器包括具有多个P型晶体管的第一上拉驱动器和具有多个N型晶体管的第二上拉驱动器。下拉驱动器包括多个N型晶体管。具有不同电压电平的一个或多个电源电压被选择性地施加到上拉驱动器。第一电源电压被施加到第一上拉驱动器，并且第二电源电压被施加到第二上拉驱动器。
-
公开(公告)号：CN115798531A
公开(公告)日：2023-03-14
申请号：CN202211407966.8
申请日：2018-05-16
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT，并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。
-
公开(公告)号：CN108877853B
公开(公告)日：2022-11-22
申请号：CN201810466576.5
申请日：2018-05-16
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT，并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。
-
公开(公告)号：CN111435606A
公开(公告)日：2020-07-21
申请号：CN202010029758.3
申请日：2020-01-10
Applicant: 三星电子株式会社
Abstract: 提供了一种多芯片封装件。多芯片封装件包括：印刷电路板上的第一存储器芯片和第二存储器芯片；存储器控制器，经由第一键合线和第二键合线电连接到第一存储器芯片和第二存储器芯片；以及强度控制模块，被配置为控制第一存储器芯片的第一输出驱动器和第二存储器芯片的第二输出驱动器中的每一个的驱动强度，其中存储器控制器包括接口电路，该接口电路被配置为：分别从由强度控制模块设置了驱动强度的第一输出驱动器和第二输出驱动器接收第一测试数据和第二测试数据，以及基于第一测试数据和第二测试数据来输出用于检测第一键合线和第二键合线是否短路的检测数据。
-
Patent Agency Ranking
公开(公告)号：CN119495329A
公开(公告)日：2025-02-21
申请号：CN202411128594.4
申请日：2024-08-16
Applicant: 三星电子株式会社
Abstract: 一种存储器件包括至少一个存储体，该至少一个存储体至少包括沿字线方向设置的第一子存储体和第二子存储体。第一子存储体可以包括与多条第一字线连接并存储正常数据的正常数据区域，第二子存储体可以包括与多条第二字线连接并存储与正常数据相对应的元数据的元数据区域，多条第一字线可以与多条第二字线相匹配以形成多个字线对，并且第一子存储体和第二子存储体可以共享行锤区域，该行锤区域存储对多个字线对的访问次数。
-
公开(公告)号：CN117971737A
公开(公告)日：2024-05-03
申请号：CN202410076666.9
申请日：2018-08-16
Applicant: 三星电子株式会社
Abstract: 一种存储器器件包括：第一存储器芯片，其包括第一裸芯上终止电路ODT，该第一裸芯上终止电路包括第一ODT电阻器；第二存储器芯片，其包括第二裸芯上终止电路ODT，该第二裸芯上终止电路包括第二ODT电阻器；至少一个接收至少一个芯片使能信号的芯片使能信号引脚，其中该至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；以及被共同连接到第一存储器芯片和第二存储器芯片的ODT引脚，其接收ODT信号，其中该ODT信号定义了针对第一ODT电路和第二ODT电路中的至少一个的使能时段，并且响应于该ODT信号和该至少一个芯使能信号，使能第一ODT电阻器和第二ODT电阻器中的一个以终止由第一存储器芯片和第二存储器芯片中的至少一个接收的信号。
-
公开(公告)号：CN109753456B
公开(公告)日：2024-01-30
申请号：CN201810933069.8
申请日：2018-08-16
Applicant: 三星电子株式会社
Abstract: 一种存储器器件包括：第一存储器芯片，其包括第一裸芯上终止电路ODT，该第一裸芯上终止电路包括第一ODT电阻器；第二存储器芯片，其包括第二裸芯上终止电路ODT，该第二裸芯上终止电路包括第二ODT电阻器；至少一个接收至少一个芯片使能信号的芯片使能信号引脚，其中该至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；以及被共同连接到第一存储器芯片和第二存储器芯片的ODT引脚，其接收ODT信号，其中该ODT信号定义了针对第一ODT电路和第二ODT电路中的至少一个的使能时段，并且响应于该ODT信号和该至少一个芯使能信号，使能第一ODT电阻器和第二ODT电阻器中的一个以终止由第一存储器芯片和第二存储器芯片中的至少一个接收的信号。
-
公开(公告)号：CN107424643B
公开(公告)日：2022-12-06
申请号：CN201710300843.7
申请日：2017-05-02
Applicant: 三星电子株式会社
Abstract: 提出了一种单端读出放大器以及包括该单端读出放大器的存储器设备。读出和放大存储单元的数据的读出放大器可以包括：预充电电路，采用电源电压来对连接到存储单元并且提供读出电压的数据线以及提供参考电压的参考线进行预充电；参考电压生成电路，通过基于参考电流对参考线放电来生成参考电压，并且基于存储单元的数据来调整参考电流的量；以及比较器，比较读出电压和参考电压并且输出比较结果作为存储单元的数据。
-
公开(公告)号：CN113517880A
公开(公告)日：2021-10-19
申请号：CN202110016142.7
申请日：2021-01-07
Applicant: 三星电子株式会社
Abstract: 提供了包括延迟补偿电路的半导体装置。所述半导体装置包括：内部时钟产生电路，被配置为产生内部时钟；多个单元电路，被配置为具有第一单元电路和第二单元电路，第一单元电路和第二单元电路在与内部时钟同步时进行操作；多个传送电路，包括第一传送电路和第二传送电路，第一传送路径被配置为提供具有第一延迟时间的第一传送路径，第二传送电路被配置为提供具有与第一延迟时间不同的第二延迟时间的第二传送路径；以及延迟补偿电路，被配置为：将通过第一传送路径输入到第一单元电路的第一时钟与通过第二传送路径输入到第二单元电路的第二时钟进行比较，并且调整第二延迟时间，使得调整后的第二延迟时间与第一延迟时间匹配。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.04 seconds)
