-
公开(公告)号：CN118969779A
公开(公告)日：2024-11-15
申请号：CN202410557192.X
申请日：2024-05-07
Applicant: 三星电子株式会社
IPC: H01L23/60 , H01L25/18 , H01L23/535 , H01L23/488 , H10B80/00
Abstract: 一种半导体器件包括：半导体衬底；通路结构，所述通路结构穿过所述半导体衬底；第一二极管，所述第一二极管包括掺杂有第一导电型杂质的第一杂质区和掺杂有第二导电型杂质的第二杂质区；以及第二二极管，所述第二二极管包括掺杂有所述第一导电型杂质的第三杂质区和掺杂有所述第二导电型杂质的第四杂质区，其中，所述第二导电型杂质不同于所述第一导电型杂质，并且其中，所述第一杂质区、所述第二杂质区、所述第三杂质区和所述第四杂质区中的至少一者与所述通路结构的排除区交叠。
-
公开(公告)号：CN117437945A
公开(公告)日：2024-01-23
申请号：CN202310822112.4
申请日：2023-07-06
Applicant: 三星电子株式会社
Abstract: 公开了一种时钟多路复用电路、脉冲发生器和存储器装置。时钟多路复用电路包括第一晶体管和第二晶体管，第一晶体管在接收第一输入时钟信号的第一输入端子和输出输出脉冲信号的输出端子之间，并且基于接收第二输入时钟信号的第二输入端子的逻辑电平而操作，第二晶体管在输出端子和第一电压节点之间，并且基于第二输入端子的逻辑电平而操作。第一输入时钟信号和第二输入时钟信号具有相同的周期和不同的相位。输出脉冲信号在第一输入时钟信号转变到第一逻辑电平时的第一时间处转变到第一逻辑电平，并且在第二输入时钟信号转变到第一逻辑电平时的第二时间处转变到第二逻辑电平。
-
公开(公告)号：CN113764006A
公开(公告)日：2021-12-07
申请号：CN202110430292.2
申请日：2021-04-21
Applicant: 三星电子株式会社 , 汉阳大学校产学协力团
IPC: G11C7/10
Abstract: 提供了一种存储器装置和包括该存储器装置的存储器系统。存储器装置可以包括数据总线反转(DBI)模式选择器，其被配置为根据多位数据从分别与多个DBI模式对应的多个多位DBI信号之中选择第一多位DBI信号；多模式DBI编码器，其被配置为通过根据第一多位DBI信号对多位数据进行DBI编码来生成经编码的多位数据；以及收发器，其被配置为通过数据通道发送与经编码的多位数据对应的数据符号，并且通过DBI通道发送与第一多位DBI信号对应的DBI符号。
-
公开(公告)号：CN120018492A
公开(公告)日：2025-05-16
申请号：CN202411582345.2
申请日：2024-11-07
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括外围电路结构和单元阵列结构，单元阵列结构提供在外围电路结构上并包括多个单元阵列区和提供在多个单元阵列区之间的上外围区。单元阵列结构包括垂直单元晶体管、第一垂直外围晶体管和第二垂直外围晶体管。垂直单元晶体管、第一垂直外围晶体管和第二垂直外围晶体管中的每个具有沿与外围电路结构和单元阵列结构的布置方向平行的第三方向延伸的沟道。垂直单元晶体管设置在单元阵列区中并具有第一极性。第一垂直外围晶体管设置在上外围区中并具有第一极性。第二垂直外围晶体管设置在上外围区中并具有不同于第一极性的第二极性。
-
公开(公告)号：CN119905129A
公开(公告)日：2025-04-29
申请号：CN202411455884.X
申请日：2024-10-18
Applicant: 三星电子株式会社
Abstract: 示例存储器器件包括第一半导体层和第二半导体层。第一半导体层包括存储器单元阵列、第一键合焊盘和第一测试焊盘。第二半导体层相对于第一半导体层在垂直方向上设置，并且包括外围电路、连接到第一键合焊盘的第二键合焊盘、连接到第一测试焊盘的第二测试焊盘、以及测试电路。测试电路检查第一键合焊盘和第二键合焊盘的连接状态。测试电路通过第一测试焊盘和第二测试焊盘接收第一测试信号，基于第一测试信号生成表示第一键合焊盘和第二键合焊盘之间的第一未对准的第一测试结果信号，并且基于第一测试结果信号补偿外围电路的操作。
-
Patent Agency Ranking
-
公开(公告)号：CN100555204C
公开(公告)日：2009-10-28
申请号：CN200510091331.1
申请日：2005-05-08
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 一种包括多个存储器装置的存储器模块。控制存储器模块的方法，其包括在模式寄存器设置操作期间，通过指令/地址总线，从存储器控制器到每个集成电路存储器装置，提供模式寄存器设置指令。通过信号线路，从存储器控制器到集成电路存储器装置之一的第一个，提供禁止信号以禁止第一集成电路存储器装置的模式寄存器设置指令的执行。通过信号线路，从存储器控制器到集成电路存储器装置之一的第二个，提供使能信号以使能第二集成电路存储器装置的模式寄存器设置指令的执行。而且，在模式寄存器设置操作期间，所述禁止信号不提供给第二集成电路存储器装置，以及所述使能信号不提供给第一集成电路存储器装置。同时论述了相关的系统、装置和附加的方法。
-
公开(公告)号：CN1722078A
公开(公告)日：2006-01-18
申请号：CN200510091331.1
申请日：2005-05-08
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 一种包括多个存储器装置的存储器模块。控制存储器模块的方法，其包括在模式寄存器设置操作期间，通过指令/地址总线，从存储器控制器到每个集成电路存储器装置，提供模式寄存器设置指令。通过信号线路，从存储器控制器到集成电路存储器装置之一的第一个，提供禁止信号以禁止第一集成电路存储器装置的模式寄存器设置指令的执行。通过信号线路，从存储器控制器到集成电路存储器装置之一的第二个，提供使能信号以使能第二集成电路存储器装置的模式寄存器设置指令的执行。而且，在模式寄存器设置操作期间，所述禁止信号不提供给第二集成电路存储器装置，以及所述使能信号不提供给第一集成电路存储器装置。同时论述了相关的系统、装置和附加的方法。
-
公开(公告)号：CN119495332A
公开(公告)日：2025-02-21
申请号：CN202411128820.9
申请日：2024-08-16
Applicant: 三星电子株式会社
Abstract: 本公开涉及存储设备和存储系统。一种存储设备包括至少一个存储体，该至少一个存储体包括设置在字线方向上的第一子存储体和第二子存储体。第一子存储体可以存储普通数据，并且可以连接到多条第一字线，第二子存储体可以存储与普通数据相对应的元数据，并且可以连接到多条第二字线，并且针对与每条第一字线相对应的普通数据的元数据可以存储在分别与第一字线相对应的每条第二字线中。
-
公开(公告)号：CN117953932A
公开(公告)日：2024-04-30
申请号：CN202310832247.9
申请日：2023-07-07
Applicant: 三星电子株式会社
Abstract: 提供了存储器件、存储控制器以及存储器件的操作方法。所述存储器件包括：多相时钟发生器，其被配置为基于来自存储控制器的时钟信号生成具有N个不同相位的第一时钟信号至第N时钟信号；以及监视时钟信号发生器，其被配置为与第一时钟信号至第N时钟信号的边沿同步地生成具有与数据模式相对应的逻辑状态的监视时钟信号，其中，监视时钟信号包括被配置为在训练操作的第一步骤中检测第一时钟信号与第三时钟信号之间的偏斜的第一监视时钟信号、被配置为在训练操作的第二步骤中检测第二时钟信号与第四时钟信号之间的偏斜的第二监视时钟信号、以及被配置为在训练操作的第三步骤中检测第一时钟信号与第二时钟信号之间的偏斜第三监视时钟信号。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.029 seconds)
