-
公开(公告)号：CN119832959A
公开(公告)日：2025-04-15
申请号：CN202410580735.X
申请日：2024-05-11
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4074 , G11C11/4094
Abstract: 公开了存储器设备及其操作方法。一种存储器设备可以包括多个存储器单元，每个存储器单元包括单元晶体管，该单元晶体管具有通过背栅线与相邻存储器单元的相邻单元晶体管共享的背栅、连接到对应的字线的顶栅和连接到单元晶体管的第一电极的单元电容器；子字线驱动器，被配置为向所选字线施加字线驱动电压；背栅驱动器，被配置为在所选字线被启用的活动时段期间将施加到背栅线的背栅电压从第一电压电平改变到第二电压电平；以及感测放大器，被配置为通过连接到多个存储器单元的单元晶体管的第二电极的位线来感测数据。
-
公开(公告)号：CN119495328A
公开(公告)日：2025-02-21
申请号：CN202410941495.1
申请日：2024-07-15
Applicant: 三星电子株式会社
Abstract: 一种存储器件，包括：存储单元阵列，其包括存储单元；单端位线读出放大器，其通过位线和互补位线连接到所述存储单元，并且响应于所述存储单元被激活而通过所述位线或所述互补位线中的一者电连接；以及单元存储数据反相电路，其被配置为响应于输入数据中包括的具有第一电平的比特的第一数量大于所述输入数据中包括的具有第二电平的比特的第二数量，向所述单端位线读出放大器发送通过反相所述输入数据生成的互补输入数据，并且向所述单端位线读出放大器有发送指示所述输入数据被反相的数据反相标志。所述单端位线读出放大器将所述互补输入数据存储在所述存储单元阵列中，并且将所述数据反相标志存储在所述存储单元阵列的指定部分区域中。
-
公开(公告)号：CN119479744A
公开(公告)日：2025-02-18
申请号：CN202411074637.5
申请日：2024-08-07
Applicant: 三星电子株式会社
Abstract: 本公开涉及存储器设备。一种示例存储器设备包括包含被配置为存储数据的存储器单元阵列以及包含多个反熔丝位线、多个反熔丝字线、多个编程晶体管的反熔丝单元阵列的存储器单元区域，该多个编程晶体管电耦合到多个反熔丝位线中的第一反熔丝位线并且彼此并联耦合。该存储器设备包括外围电路区域，该外围电路区域包括被配置为输出存储在多个编程晶体管中的一次性可编程(OTP)数据的反熔丝感测放大器。
-
公开(公告)号：CN120015079A
公开(公告)日：2025-05-16
申请号：CN202411565518.X
申请日：2024-11-05
Applicant: 三星电子株式会社
IPC: G11C11/34
Abstract: 提供了一种半导体存储器装置。该半导体存储器装置包括：第一芯片，其包括单元区域和剩余区域，单元区域包括多个存储器单元；以及第二芯片，其包括对应于单元区域的核心区域和对应于剩余区域的外围区域，第一芯片和第二芯片沿着竖直方向重叠。核心电路设置在第二芯片的核心区域中，并且外围电路设置在第二芯片的外围区域中。核心电路和外围电路被配置为控制多个存储器单元的操作，并且连接至第二芯片的外围电路的无源元件设置在第一芯片的剩余区域中。
-
公开(公告)号：CN119905129A
公开(公告)日：2025-04-29
申请号：CN202411455884.X
申请日：2024-10-18
Applicant: 三星电子株式会社
Abstract: 示例存储器器件包括第一半导体层和第二半导体层。第一半导体层包括存储器单元阵列、第一键合焊盘和第一测试焊盘。第二半导体层相对于第一半导体层在垂直方向上设置，并且包括外围电路、连接到第一键合焊盘的第二键合焊盘、连接到第一测试焊盘的第二测试焊盘、以及测试电路。测试电路检查第一键合焊盘和第二键合焊盘的连接状态。测试电路通过第一测试焊盘和第二测试焊盘接收第一测试信号，基于第一测试信号生成表示第一键合焊盘和第二键合焊盘之间的第一未对准的第一测试结果信号，并且基于第一测试结果信号补偿外围电路的操作。
-
Patent Agency Ranking
公开(公告)号：CN120020956A
公开(公告)日：2025-05-20
申请号：CN202411085019.0
申请日：2024-08-08
Applicant: 三星电子株式会社
IPC: G11C11/408
Abstract: 公开了一种存储器装置。所述存储器装置包括连接到多个存储器块中的每个的多条字线的行解码器。行解码器包括：主字线驱动器电路，公共连接到所述多个存储器块，并且被配置为基于行地址信号生成第一主字线驱动信号、第二主字线驱动信号和子字线驱动信号；以及子字线驱动器电路，连接到所述多个存储器块中的每个，并且被配置为使用NOR逻辑电路激活来自所述多条字线之中的一条字线，第一主字线驱动信号、第二主字线驱动信号和子字线驱动信号连接到NOR逻辑电路。
-
公开(公告)号：CN119967807A
公开(公告)日：2025-05-09
申请号：CN202411567566.2
申请日：2024-11-05
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括第一半导体层和第二半导体层。第一半导体层包括存储器单元阵列。存储器单元阵列连接到多个字线和多个位线，并且包括存储正常数据的多个正常存储器单元和存储ECC数据的多个纠错码（ECC）存储器单元。第二半导体层相对于第一半导体层在竖直方向上安置，并且包括外围电路。外围电路控制存储器单元阵列，并且包括行解码器。第一半导体层中的安置多个ECC存储器单元的区的至少一部分与第二半导体层中的安置行解码器的区的至少一部分在平面图中重叠。
-
公开(公告)号：CN119785839A
公开(公告)日：2025-04-08
申请号：CN202410520920.X
申请日：2024-04-28
Applicant: 三星电子株式会社
IPC: G11C7/06
Abstract: 一种与位线和互补位线连接的读出放大器，该读出放大器包括：第一晶体管，连接在位线和第一节点之间，并且包括连接到第三节点的第一栅极端子；第二晶体管，连接在第一节点和互补位线之间，并且包括连接到第四节点的第二栅极端子；第三晶体管，连接在位线和第二节点之间，并且包括连接到第三节点的第三栅极端子；以及第四晶体管，连接在互补位线和第二节点之间，并且包括连接到第四节点的第四栅极端子，其中，从读出放大器朝向位线和互补位线观察到的第一RC值和第二RC值不同，并且其中，第二晶体管被配置为在第一时间段期间接收编程电压。
-
公开(公告)号：CN117727345A
公开(公告)日：2024-03-19
申请号：CN202311076131.3
申请日：2023-08-24
Applicant: 三星电子株式会社
IPC: G11C7/06 , G11C11/4091
Abstract: 感测放大器、存储器装置和存储器装置的操作方法被提供。所述感测放大器包括：第一隔离晶体管，通过第一位线连接到第一存储器单元；第二隔离晶体管，通过第二位线连接到第二存储器单元；以及感测放大电路系统，通过第一隔离晶体管连接到第一存储器单元，通过第二隔离晶体管连接到第二存储器单元，并且将与存储在第一存储器单元或第二存储器单元中的单元电压对应的数据锁存到一对感测位线，其中，感测放大电路系统被配置为：在电荷共享操作在第一存储器单元与第一位线之间或者在第二存储器单元与第二位线之间被执行的同时，执行偏移消除操作。
-
公开(公告)号：CN117316207A
公开(公告)日：2023-12-29
申请号：CN202310265448.5
申请日：2023-03-13
Applicant: 三星电子株式会社
Abstract: 在感测放大器电路中，第一晶体管电连接在第一位线和第一节点之间，第一反相器包括连接至第一节点的第一输入端子和第一输出端子，并且第二反相器包括连接至第二节点的第二输入端子和第二输出端子。第二晶体管电连接在第一输出端子和第二节点之间，并且第三晶体管电连接在第二输出端子和第一节点之间。预充电电路在第一时间段期间将第一电压传输至第一节点和第二节点，并在第二时间段期间将高于第一电压的第二电压传输至第一节点和第二节点。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.03 seconds)
