-
公开(公告)号：CN119342833A
公开(公告)日：2025-01-21
申请号：CN202310907266.3
申请日：2023-07-21
Applicant: 长江存储科技有限责任公司
Abstract: 本公开提供了一种半导体结构及其制备方法、存储系统，涉及半导体芯片技术领域，旨在用于提升半导体结构的存储密度。该半导体结构包括堆叠结构和存储柱。堆叠结构包括沿第一方向交替叠置的栅极绝缘层和栅极层。存储柱沿第一方向贯穿堆叠结构；存储柱包括第一沟道结构、第二沟道结构和隔离部；第一沟道结构与第二沟道结构沿第二方向相对设置，第二方向与第一方向垂直；隔离部位于第一沟道结构与第二沟道结构之间，隔离部将第一沟道结构和第二沟道结构隔离。通过隔离部分隔成第一沟道结构与第二沟道结构，使得本实施例中的第一沟道结构和第二沟道结构的总数量较多，从而提升了半导体结构的存储密度。
-
公开(公告)号：CN119069460A
公开(公告)日：2024-12-03
申请号：CN202410690593.2
申请日：2024-05-30
Applicant: 三星电子株式会社
IPC: H01L23/544 , G01N27/00 , G11C11/34 , H01L21/66
Abstract: 公开了一种存储器装置和一种检测存储器装置中的裂纹的方法。该存储器装置包括：存储器单元阵列；第一焊盘，其被配置为从外部装置接收命令；第二焊盘，其被配置为与外部装置交换数据；第三焊盘；测试逻辑，其被配置为基于通过第一焊盘接收的测试命令来产生测试脉冲信号；以及裂纹检测结构，其形成在第三焊盘下方，并被配置为包括从测试逻辑串联连接到第二焊盘的线。基于当测试脉冲信号通过裂纹检测结构时改变的延迟脉冲信号的延迟来检测在第三焊盘中出现的裂纹。
-
公开(公告)号：CN118899812A
公开(公告)日：2024-11-05
申请号：CN202410503279.9
申请日：2024-04-25
Applicant: 美光科技公司
Abstract: 本申请涉及漏极镇流静电放电保护电路。一种设备包含：第一电压域，其包含经配置以在第一供应电压下操作的第一电路；第二电压域，其包含经配置以在第二供应电压下操作的第二电路；及漏极镇流静电放电ESD保护电路，其经配置以电耦合所述第一电压域及所述第二电压域，所述漏极镇流ESD保护电路包含：第一NMOS晶体管；第二NMOS晶体管；浮动互连件，其将所述第一NMOS晶体管电耦合到所述第二NMOS晶体管；及接地电阻器，其耦合到所述第一NMOS晶体管及所述第二NMOS晶体管。
-
公开(公告)号：CN118658504A
公开(公告)日：2024-09-17
申请号：CN202311776283.4
申请日：2023-12-21
Applicant: 爱思开海力士有限公司
Inventor： 宋清基
Abstract: 本公开涉及缓冲芯片、包括缓冲芯片和存储芯片的半导体封装及存储模块。缓冲芯片可以包括：芯片选择信号接收电路，被配置为接收从存储器控制器传送的系统芯片选择信号；芯片选择信号映射电路，被配置为通过使用故障存储芯片信息映射系统芯片选择信号来生成存储芯片选择信号；以及芯片选择信号传送电路，被配置为将存储芯片选择信号传送至多个存储芯片。
-
公开(公告)号：CN118503160A
公开(公告)日：2024-08-16
申请号：CN202311368293.4
申请日：2023-10-20
Applicant: 三星电子株式会社
Abstract: 公开了存储器扩展器和包括存储器扩展器的计算系统。所述存储器扩展器包括存储器子模块、电源管理集成电路、控制器和电源控制器。存储器子模块存储数据，并且每个存储器子模块包括一个或多个存储器。电源管理集成电路独立地将电力分别供应给存储器子模块。控制器通过接口(例如，计算快速链路(CXL))与外部装置通信，控制存储器子模块的操作，并检查存储器子模块是否异常。电源控制器控制电源管理集成电路的操作。响应于第一存储器子模块变得异常，电源控制器控制第一电源管理集成电路阻断供应给第一存储器子模块的第一电力。
-
Patent Agency Ranking
公开(公告)号：CN113424260B
公开(公告)日：2024-08-02
申请号：CN202080010317.7
申请日：2020-01-17
Applicant: 阿特拉斯电力技术公司
Inventor： 米切尔·米勒
IPC: G11C11/34 , G11C11/4193
Abstract: 一种用于双向存储、处理和传送电信息的系统和方法。双向存储器(三态)提供存储和解释每个存储单元的多个位(香农)信息的能力，用于诸如动态随机存取储存器(DRAM)和只读存储器(ROM)和通信电路等结构，用于操作，其区别于能够存储每个单元的单个位(香农)信息的传统存储器。其中，区别于能够具有两个可能的状态(二进制数字)和单个定义位(1个香农)的传统存储单元，双向存储器则具有三个状态(三态)，其中，第三信息表示状态可以是一个能够代表每个单元格的多个位(多个香农)的特定状态，该状态可被定义为代表特定位序列(香农序列)。此外，三态双向存储单元的第三信息表示状态可能表示为在一个恒定可变性(叠加)状态，其中最终确定状态可能基于概率结果或概率控制。公开的系统和方法允许更复杂的系统用于信息存储、压缩、处理、传送以及更安全地加密已存储或已传送的信息。
-
公开(公告)号：CN118366978A
公开(公告)日：2024-07-19
申请号：CN202310067282.6
申请日：2023-01-12
Applicant: 长鑫存储技术有限公司
Inventor： 窦心愿
Abstract: 本公开实施例提供了一种标准单元、半导体结构和电子设备，该标准单元包括：多个底层连接结构；多个中间连接结构，且中间连接结构沿第二方向延伸；多个第一层连接结构，且第一层连接结构沿第一方向延伸；其中，标准单元应用于半导体结构，且半导体结构包括电容层，底层连接结构沿第三方向的最高处不高于述电容层沿第三方向的最低处；中间连接结构沿第三方向的最低处高于电容层沿第三方向的最低处，且中间连接结构沿第三方向的最高处不高于电容层沿第三方向的最高处；第一层连接结构沿第三方向的最低处高于电容层沿第三方向的最高处。这样，通过引入纵向的中间连接结构，能够更灵活的实现器件连接，同时减小版图面积。
-
公开(公告)号：CN117219149A
公开(公告)日：2023-12-12
申请号：CN202211496139.0
申请日：2022-11-24
Applicant: 爱思开海力士有限公司
Abstract: 一种半导体系统包括：第一半导体器件，其输出时钟和模式数据，接收选通信号和输出数据，以及通过比较同步于选通信号地从输出数据生成的奇数据和偶数据与模式数据而调整选通信号的占空比；以及第二半导体器件，其同步于时钟地存储模式数据，通过调整时钟的占空比而输出时钟作为选通信号，以及输出存储的模式数据作为输出数据。
-
公开(公告)号：CN116935914A
公开(公告)日：2023-10-24
申请号：CN202210344138.8
申请日：2022-04-02
Applicant: 长鑫存储技术有限公司
Inventor： 高恩鹏
Abstract: 本公开实施例涉及一种数据传输电路、方法及存储装置，其中，数据传输电路包括模式寄存器数据处理模块、外部数据传输模块及设置于存储阵列内的内部数据传输模块；模式寄存器数据处理模块用于响应写使能命令向模式寄存器中预留模式寄存器写入初始数据；外部数据传输模块与预留模式寄存器及内部数据传输模块均电连接，用于响应使能信号，并根据初始数据按照预设编码规则经由内部数据传输模块向存储阵列写入目标数据；目标数据的字节位数大于初始数据的字节位数。本实施例在确保半导体存储装置的存储容量的前提下，提高半导体存储装置的存储性能并降低其数据传输能耗。
-
公开(公告)号：CN109841241B
公开(公告)日：2023-10-20
申请号：CN201811415432.3
申请日：2018-11-26
Applicant: 三星电子株式会社
IPC: G11C11/34 , G11C11/4067
Abstract: 一种非易失性存储装置，包括：第一半导体层，其包括字线、位线、彼此相邻的第一上基板和第二上基板、以及存储单元阵列，其中存储单元阵列包括在第一上基板上的第一垂直结构和在第二上基板上的第二垂直结构；以及在第一半导体层下方的第二半导体层，其中第二半导体层包括下基板，该下基板包括行解码器电路和页缓冲器电路，其中第一垂直结构包括第一通路区域，第一通孔通路提供在第一通路区域中，其中第一通孔通路穿过第一垂直结构并连接第一位线和第一页缓冲器电路，并且第二垂直结构包括第一部分块，其中第一部分块重叠第一通路区域。
-
-
-
-
-
-
-
-
-
Search Results
1215
records
(took 0.102 seconds)
