-
公开(公告)号：CN118943091A
公开(公告)日：2024-11-12
申请号：CN202310532472.0
申请日：2023-05-11
申请人： 长江存储科技有限责任公司
IPC分类号： H01L23/367 , H01L21/48 , G11B33/14
摘要： 本公开实施例公开了一种存储器及其制备方法、存储器系统和电子设备。存储器包括键合的第一半导体结构和第二半导体结构；第一半导体结构包括第一介质层和位于第一介质层中的第一导电柱；第二半导体结构包括第二介质层和位于第二介质层中的第二导电柱；第二导电柱和第一导电柱连接；存储器还包括位于第一介质层和/或第二介质层中的散热通道；其中，散热通道与第一导电柱和/或第二导电柱间隔设置。
-
公开(公告)号：CN118804582A
公开(公告)日：2024-10-18
申请号：CN202310413335.5
申请日：2023-04-14
申请人： 长江存储科技有限责任公司
IPC分类号： H10B12/00
摘要： 本申请公开了一种半导体器件及其制备方法、存储系统。该制备方法包括：在衬底的一侧形成初始漏极层；在初始漏极层远离衬底的一侧形成多个晶体管柱，相邻两个沿第二方向分布的晶体管柱之间的第一沟槽贯穿初始漏极层并沿第一方向延伸；在多个晶体管柱之间填充隔离材料，形成第一隔离结构；其中，初始漏极层中与晶体管柱在其上的投影交叠的部分构成与晶体管柱对应的漏极，第一方向和第二方向相交且垂直于初始漏极层的厚度方向。本申请通过预先在衬底的一侧形成初始漏极层，不仅可以实现漏极与晶体管柱的自对准，而且对初始漏极层进行高温激活不会影响后续形成的晶体管柱，从而也不会影响与基于晶体管柱形成的源极连接的电容，不再受制于热负载的影响。
-
公开(公告)号：CN118488703A
公开(公告)日：2024-08-13
申请号：CN202310126414.8
申请日：2023-02-10
申请人： 长江存储科技有限责任公司
IPC分类号： H10B10/00
摘要： 本申请实施例公开了一种半导体器件及其制作方法、静态随机存储器、存储系统。所述方法包括：提供堆叠层，所述堆叠层包括交替堆叠的栅极层、第一绝缘层、层间牺牲层和第二绝缘层，所述堆叠层包括核心区和台阶区；在所述核心区形成沟道结构，所述沟道结构包括贯穿所述堆叠层的沟道层；将所述层间牺牲层置换为导电结构，且所述导电结构与所述沟道层连接。本申请实施例能够减小半导体器件的体积，提高存储器的存储密度。
-
公开(公告)号：CN118476322A
公开(公告)日：2024-08-09
申请号：CN202380010035.0
申请日：2023-07-05
申请人： 长江存储科技有限责任公司
IPC分类号： H10B43/50 , H10B41/27 , H10B43/27 , H01L21/768 , H10B41/50
摘要： 公开了3D存储器器件。在一个实施方式中，3D存储器器件包括具有核心区域和阶梯区域的堆叠结构。核心区域包括分别与第一电介质层交错的导电层。阶梯区域的每个梯级具有与不同数量的第一电介质层交错的不同数量的导电层。阶梯区域具有穿透第一表面、所述梯级中的相应一个梯级、以及电介质材料的触点结构。所述触点结构中的每一个触点结构电连接到所述梯级中的一个梯级的不同数量的导电层中的接触导电层。阶梯区域具有第二电介质层，所述第二电介质层中的每一者将所述梯级中的相应一个梯级的不同数量的导电层中的除接触导电层之外的其余部分与相应的触点结构隔离。
-
公开(公告)号：CN118383094A
公开(公告)日：2024-07-23
申请号：CN202280005314.3
申请日：2022-11-23
申请人： 长江存储科技有限责任公司
摘要： 公开了三维(3D)存储器件及其制造方法。在某些方面，用于形成3D存储器件的方法可以包括形成第一半导体结构，包括：在第一衬底上形成堆叠结构；以及形成栅极线缝隙结构，所述栅极线缝隙结构包括穿过所述堆叠结构并延伸到所述第一衬底中的填充结构。所述方法还包括：形成第二半导体结构，所述第二半导体结构包括在第二衬底上的外围电路；以及将所述第二半导体结构键合到所述第一半导体结构。所述方法还包括去除所述第一衬底的部分和所述栅极线缝隙结构的延伸到所述第一衬底中的部分；以及在所述第一衬底的剩余部分上形成补充半导体层。
-
公开(公告)号：CN118265303A
公开(公告)日：2024-06-28
申请号：CN202211677044.9
申请日：2022-12-26
申请人： 长江存储科技有限责任公司
摘要： 一种三维(3D)存储器器件包括存储器阵列器件、外围器件、蚀刻停止层和背面栅极线缝隙。该存储器阵列器件包括正面和背面、多个存储器串以及位于阶梯结构中的耦接至所述多个存储器串的多条字线。该外围器件位于该存储器阵列器件的正面之上。该蚀刻停止层位于存储器阵列器件和外围器件之间。该背面栅极线缝隙穿过存储器阵列器件的背面延伸至该蚀刻停止层。该背面栅极线缝隙包括导电栅极线层和绝缘栅极线层。该3D存储器器件可以提高制造效率，提高成品率，减小热应力，降低氟污染，增大叠加窗口并且降低叠加误差。
-
公开(公告)号：CN118265288A
公开(公告)日：2024-06-28
申请号：CN202211686619.3
申请日：2022-12-26
申请人： 长江存储科技有限责任公司
IPC分类号： H10B12/00
摘要： 本文公开了存储器器件和用于形成存储器器件的方法。一种存储器器件，包括设置在第一半导体层的第一侧上的存储单元的阵列，以及设置在存储单元的阵列上的焊盘输出结构。存储单元中的每个存储单元包括：在第一方向上延伸的半导体主体，第一端子和第二端子形成在半导体主体的两端处，第一端子与第一半导体层的第一侧接触；在垂直于第一方向的第二方向上延伸的字线；以及在第二方向上延伸的板线。
-
公开(公告)号：CN112768459B
公开(公告)日：2024-06-25
申请号：CN202110163053.5
申请日：2019-11-28
申请人： 长江存储科技有限责任公司
摘要： 公开了三维(3D)存储器件及其制作方法的实施例。所述方法包括：在衬底上形成交替电介质堆叠层；在交替电介质堆叠层的上部部分中形成顶部选择栅切口和两个结构强化插塞，其中，每一结构强化插塞具有窄支撑主体和两个扩大的连接部分；在交替电介质堆叠层中形成多个沟道结构；在交替电介质堆叠层中形成多条栅缝隙，其中，每一栅缝隙暴露对应的结构强化插塞的一个扩大的连接部分的侧壁；将交替电介质堆叠层转换为交替导电/电介质堆叠层；以及在包括连接至对应结构强化插塞的一个扩大的连接部分的扩大的末端部分的每一栅缝隙中形成栅缝隙结构。
-
公开(公告)号：CN118234236A
公开(公告)日：2024-06-21
申请号：CN202211651307.9
申请日：2022-12-21
申请人： 长江存储科技有限责任公司
摘要： 公开了一种用于制造3D存储装置的方法，包括：在衬底之上形成牺牲层，在牺牲层之上形成第一电介质堆叠体，形成沟道孔结构，形成暴露牺牲层的开口，去除牺牲层以产生空腔并暴露沟道孔结构的一部分，形成半导体层以填充空腔，用填充结构填充开口，并在填充结构之上形成第二电介质堆叠体。所述开口是为栅缝隙(GLS)结构制作的。
-
公开(公告)号：CN118215289A
公开(公告)日：2024-06-18
申请号：CN202211622286.8
申请日：2022-12-16
申请人： 长江存储科技有限责任公司
摘要： 一种存储器器件包括第一半导体层、第一存储器阵列、第二存储器阵列和第一外围电路。第一存储器阵列设置在第一半导体层的第一侧上。第一存储器阵列包括第一存储器单元和第一分离结构。第二存储器阵列设置在第一半导体层的与第一侧相对的第二侧上。第二存储器阵列包括第二存储器单元和第二分离结构。第一外围电路包括设置在第一存储器阵列上的第一外围器件。
-
-
-
-
-
-
-
-
-
搜索结果
510 条记录 (耗时 0.061 秒)
