-
公开(公告)号：CN119300356A
公开(公告)日：2025-01-10
申请号：CN202310845202.5
申请日：2023-07-10
Applicant: 长江存储科技有限责任公司
Abstract: 本申请提供一种半导体器件及其制造方法、存储系统，包括：第一半导体结构，包括：沿第二方向堆叠的堆叠结构，堆叠结构包括沿第二方向间隔的多个栅极层，多个栅极层在台阶区分别形成多个台阶面；以及多个栅极接触部，位于台阶区中，贯穿多个台阶面并分别与多个栅极层连接，栅极接触部包括在第二方向上位于堆叠结构相对两侧的第一接触端和第二接触端；第二半导体结构，在第二方向上位于第一半导体结构的一侧且靠近第一接触端设置，并包括第一外围电路，第一外围电路与栅极接触部的第一接触端连接；以及第三半导体结构，在第二方向上位于第一半导体结构远离第二半导体结构的一侧，且包括第二外围电路，第二外围电路与栅极接触部的第二接触端连接。
-
公开(公告)号：CN118476322A
公开(公告)日：2024-08-09
申请号：CN202380010035.0
申请日：2023-07-05
Applicant: 长江存储科技有限责任公司
IPC: H10B43/50 , H10B41/27 , H10B43/27 , H01L21/768 , H10B41/50
Abstract: 公开了3D存储器器件。在一个实施方式中，3D存储器器件包括具有核心区域和阶梯区域的堆叠结构。核心区域包括分别与第一电介质层交错的导电层。阶梯区域的每个梯级具有与不同数量的第一电介质层交错的不同数量的导电层。阶梯区域具有穿透第一表面、所述梯级中的相应一个梯级、以及电介质材料的触点结构。所述触点结构中的每一个触点结构电连接到所述梯级中的一个梯级的不同数量的导电层中的接触导电层。阶梯区域具有第二电介质层，所述第二电介质层中的每一者将所述梯级中的相应一个梯级的不同数量的导电层中的除接触导电层之外的其余部分与相应的触点结构隔离。
-
公开(公告)号：CN112768459B
公开(公告)日：2024-06-25
申请号：CN202110163053.5
申请日：2019-11-28
Applicant: 长江存储科技有限责任公司
Abstract: 公开了三维(3D)存储器件及其制作方法的实施例。所述方法包括：在衬底上形成交替电介质堆叠层；在交替电介质堆叠层的上部部分中形成顶部选择栅切口和两个结构强化插塞，其中，每一结构强化插塞具有窄支撑主体和两个扩大的连接部分；在交替电介质堆叠层中形成多个沟道结构；在交替电介质堆叠层中形成多条栅缝隙，其中，每一栅缝隙暴露对应的结构强化插塞的一个扩大的连接部分的侧壁；将交替电介质堆叠层转换为交替导电/电介质堆叠层；以及在包括连接至对应结构强化插塞的一个扩大的连接部分的扩大的末端部分的每一栅缝隙中形成栅缝隙结构。
-
公开(公告)号：CN111326525B
公开(公告)日：2023-09-26
申请号：CN202010174271.4
申请日：2020-03-13
Applicant: 长江存储科技有限责任公司
Abstract: 本申请公开了一种3D存储器件及其制造方法。该3D存储器件的制造方法包括：在衬底上形成叠层结构；形成贯穿叠层结构的沟道孔与伪沟道孔；分别在沟道孔与伪沟道孔的内表面形成堆叠的栅介质层、电荷存储层、隧穿介质层以及半导体牺牲层，衬底与半导体牺牲层至少被栅介质层、电荷存储层以及隧穿介质层分隔；在伪沟道孔上方形成阻挡层，阻挡层封闭伪沟道孔；形成贯穿半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层形成的通孔，通孔位于沟道孔底部；形成通孔后，删除阻挡层，其中，在形成通孔时，阻挡层至少保护位于伪沟道孔底部的半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层不被去除。
-
公开(公告)号：CN111403409B
公开(公告)日：2023-06-06
申请号：CN202010211757.0
申请日：2020-03-24
Applicant: 长江存储科技有限责任公司
Abstract: 本发明提供一种三维NAND存储器件结构及其制备方法，该方法包括：在支撑基底上形成具有连通的沟道孔的第一及第二叠层结构；在沟道孔的表面上形成功能层、沟道层及填充电介质；形成栅极间隙；在栅极间隙中填充间隙绝缘层；去除支撑基底，并在第一叠层结构的背面形成第三叠层结构；刻蚀第三叠层结构，以形成第一刻蚀窗口，并基于第一刻蚀窗口去除第一沟道孔底部的功能层；在第一刻蚀窗口中填充沟道连接层。通过在沟道孔背面对应的位置上形成沟道连接层，避免了从沟道孔正面进行打孔工艺实现沟道连接层与沟道层的连接时，使上沟道孔与下沟道孔连接部位的功能层受损的风险；另外，形成沟道连接层的工艺复杂度低，易于控制且良率高。
-
Patent Agency Ranking
公开(公告)号：CN115312495A
公开(公告)日：2022-11-08
申请号：CN202210593455.3
申请日：2022-05-27
Applicant: 长江存储科技有限责任公司
IPC: H01L23/538 , H01L21/768 , H01L27/1157 , H01L27/11578 , G11C16/04
Abstract: 本发明提供了一种存储器器件及其制造方法、系统。该存储器器件包括：堆叠层，包括交替堆叠的多个栅极层和多个电介质层；多个接触结构，所述多个接触结构中的每个接触结构穿过所述堆叠层并分别与各自预定深度的栅极层接触，其中每一栅极层与至少两个接触结构接触；多个绝缘层，包围所述多个接触结构的侧壁，以将所述多个结构与被所述多个接触结构贯穿的栅极层之间电隔离；以及一个或多个栅极隔槽，延伸通过所述堆叠层。
-
公开(公告)号：CN115036266A
公开(公告)日：2022-09-09
申请号：CN202210593608.4
申请日：2022-05-27
Applicant: 长江存储科技有限责任公司
IPC: H01L21/768 , H01L23/538 , H01L27/1157 , H01L27/11578
Abstract: 本申请涉及一种存储器器件的制造方法、存储器器件和存储器系统。该制造方法包括：提供半导体结构，该半导体结构包括堆叠层，堆叠层包括交替堆叠的牺牲层和电介质层，半导体结构具有相对的正面和背面；在堆叠层中形成栅极层；分别从半导体结构的正面和背面向半导体结构内形成多个第一接触孔和多个第二接触孔，每个第一接触孔和第二接触孔贯穿堆叠层中的若干层而分别到达各自预定深度的栅极层，多个第一接触孔和多个第二接触孔分别位于第一区域和位于第二区域，第一区域和第二区域沿堆叠层的堆叠方向上的投影存在重叠部分。本申请具有减少因形成接触孔所需刻蚀的堆叠层的层数，节省用于形成接触孔的台阶区的面积的优势。
-
公开(公告)号：CN111223870B
公开(公告)日：2022-08-09
申请号：CN202010106525.9
申请日：2020-02-21
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11563 , H01L27/1157 , H01L27/11578
Abstract: 本申请公开了一种3D存储器件及其制造方法。该3D存储器件的制造方法包括：在衬底上形成叠层结构；形成贯穿叠层结构的沟道孔与伪沟道孔；分别在沟道孔与伪沟道孔的内表面形成堆叠的栅介质层、电荷存储层、隧穿介质层以及半导体牺牲层，衬底与半导体牺牲层至少被栅介质层、电荷存储层以及隧穿介质层分隔；在伪沟道孔中形成阻挡层，阻挡层覆盖伪沟道孔中的半导体牺牲层；去除沟道孔底部的部分半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层形成通孔；在沟道孔与通孔的内表面形成沟道层，沟道层与衬底电连接，其中，在形成通孔时，阻挡层至少保护位于伪沟道孔底部的半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层不被去除。
-
公开(公告)号：CN114725204A
公开(公告)日：2022-07-08
申请号：CN202210331602.X
申请日：2022-03-30
Applicant: 长江存储科技有限责任公司
IPC: H01L29/423 , H01L29/49 , H01L21/28 , H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
Abstract: 本发明提供了一种半导体结构及其制备方法、存储器和存储系统，半导体结构包括基底、堆叠结构以及栅缝隙结构，其中，堆叠结构设置于基底上，包括多个栅极结构以及将多个栅极结构电隔离的绝缘层，多个栅极结构沿平行于基底的第一方向延伸，且栅极结构的材料包括金属硅化物，栅缝隙结构沿垂直于基底的纵向穿过堆叠结构而延伸至基底中，并沿平行于基底且垂直于第一方向的第二方向延伸，且其中，绝缘层还位于栅缝隙结构和多个栅极结构之间，本发明提供的半导体结构，通过使用金属硅化物作为栅极结构的材料，代替了通过置换工艺制备的栅极结构，从而有效地避免了置换工艺中产生的氟在后续工艺中对半导体结构造成损伤。
-
公开(公告)号：CN111755458B
公开(公告)日：2021-12-21
申请号：CN202010655143.1
申请日：2020-07-09
Applicant: 长江存储科技有限责任公司
IPC: H01L27/1157 , H01L27/11582
Abstract: 本发明提供了一种三维存储器，属于半导体存储技术领域，其旨在解决对位于沟道孔底部的沟道结构进行开口时，损伤位于第一沟道孔和第二沟道孔连接处的功能层的问题。所述三维存储器其包括半导体层，半导体层穿过最靠近衬底的栅极层并与衬底接触，并且在平行于衬底的方向，半导体层穿过最靠近衬底的功能层并与沟道层接触；从而沟道层通过半导体层与衬底接触并形成电连接。本发明提供的三维存储器，能够在实现衬底与沟道层电性连接的同时，可避免损伤位于第二沟道孔与第一沟道孔连接处的功能层，提高三维存储器的良率和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
176
records
(took 0.132 seconds)
