-
公开(公告)号：CN111326525B
公开(公告)日：2023-09-26
申请号：CN202010174271.4
申请日：2020-03-13
申请人： 长江存储科技有限责任公司
摘要： 本申请公开了一种3D存储器件及其制造方法。该3D存储器件的制造方法包括：在衬底上形成叠层结构；形成贯穿叠层结构的沟道孔与伪沟道孔；分别在沟道孔与伪沟道孔的内表面形成堆叠的栅介质层、电荷存储层、隧穿介质层以及半导体牺牲层，衬底与半导体牺牲层至少被栅介质层、电荷存储层以及隧穿介质层分隔；在伪沟道孔上方形成阻挡层，阻挡层封闭伪沟道孔；形成贯穿半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层形成的通孔，通孔位于沟道孔底部；形成通孔后，删除阻挡层，其中，在形成通孔时，阻挡层至少保护位于伪沟道孔底部的半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层不被去除。
-
公开(公告)号：CN111180458B
公开(公告)日：2022-12-02
申请号：CN202010001957.3
申请日：2020-01-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11556 , H01L27/11582 , H01L21/768 , H01L23/538
摘要： 本申请公开了一种3D存储器件及其制造方法。该3D存储器件的制造方法包括：在具有外围电路区的衬底上形成隔离层；在部分隔离层上形成与外围电路区的位置对应的阻挡层；在隔离层上形成叠层结构，包括交替堆叠的牺牲层与层间绝缘层；形成至少覆盖阻挡层的平坦层；形成贯穿栅叠层结构与隔离层的多个沟道柱；将牺牲层替换为栅极导体层；以及形成穿过平坦层的第一导电通道，其中，形成第一导电通道的步骤包括：刻蚀平坦层形成第一导电通孔，刻蚀在到达阻挡层时停止；以及在第一导电通孔中填充导电材料。该3D存储器件的制造方法通过在对应外围电路区的隔离层上形成阻挡层，在刻蚀平坦层形成第一导电通孔时，阻挡层防止了下方的隔离层与衬底被刻蚀剂损伤。
-
公开(公告)号：CN115020424A
公开(公告)日：2022-09-06
申请号：CN202210569175.9
申请日：2022-05-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11582 , H01L27/1157
摘要： 本申请公开了一种存储器及其制备方法、存储系统，该存储器包括半导体层，位于半导体层上的第一堆叠结构(包括存储区和非存储区)，贯穿非存储区第一堆叠结构的停止结构，位于第一堆叠结构和停止结构上的第二堆叠结构，以及贯穿第二堆叠结构和停止层的第一沟道结构。由此，在形成第一沟道结构的沟道孔刻蚀工艺中，停止结构相对于所述第一堆叠结构的刻蚀选择比小于1，因此该停止结构可以减慢沟道孔的刻蚀速率，不会使得沟道孔刻蚀太深而对后续工艺或产品良率产生影响，因此停止结构可以改善非存储区沟道孔的刻蚀工艺。
-
公开(公告)号：CN112768454B
公开(公告)日：2022-08-09
申请号：CN202110081844.3
申请日：2021-01-21
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11521 , H01L27/11556 , H01L27/11568 , H01L27/11582
摘要： 本发明提供一种三维存储器的擦除操作方法，通过双边擦除的方式增加不同侧沟道结构的电荷捕获层中的电子的擦除速度，同时在连接所述两侧沟道结构的沟道连接层中掺杂有N型离子，避免导通电流下降的问题。
-
公开(公告)号：CN111223870B
公开(公告)日：2022-08-09
申请号：CN202010106525.9
申请日：2020-02-21
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11563 , H01L27/1157 , H01L27/11578
摘要： 本申请公开了一种3D存储器件及其制造方法。该3D存储器件的制造方法包括：在衬底上形成叠层结构；形成贯穿叠层结构的沟道孔与伪沟道孔；分别在沟道孔与伪沟道孔的内表面形成堆叠的栅介质层、电荷存储层、隧穿介质层以及半导体牺牲层，衬底与半导体牺牲层至少被栅介质层、电荷存储层以及隧穿介质层分隔；在伪沟道孔中形成阻挡层，阻挡层覆盖伪沟道孔中的半导体牺牲层；去除沟道孔底部的部分半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层形成通孔；在沟道孔与通孔的内表面形成沟道层，沟道层与衬底电连接，其中，在形成通孔时，阻挡层至少保护位于伪沟道孔底部的半导体牺牲层、隧穿介质层、电荷存储层以及栅介质层不被去除。
-
公开(公告)号：CN114678375A
公开(公告)日：2022-06-28
申请号：CN202210291959.X
申请日：2022-03-23
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L25/18
摘要： 本申请提供一种存储器的制作方法、存储器以及存储器系统，该方法包括：在衬底上形成堆叠层，堆叠层具有靠近衬底的第一侧与背离所述衬底的第二侧；形成贯穿堆叠层并延伸至衬底内的存储沟道孔；去除衬底；从第一侧在存储沟道孔中形成存储沟道结构，存储沟道结构包括存储功能层和沟道层，且具有靠近第二侧的第二端部；去除第二端部中的存储功能层，并暴露出第二端部中的沟道层；在堆叠层的所述第二侧上形成半导体层，半导体层覆盖暴露出的沟道层，从而能在不损伤存储沟道结构的前提下，制作高度统一的存储沟道结构，提高存储器性能，且有利于降低沟道孔的制作要求，降低工艺难度。
-
公开(公告)号：CN110233153B
公开(公告)日：2021-05-11
申请号：CN201910552416.7
申请日：2019-06-19
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 本申请公开了一种3D存储器件及其制造方法。该制造方法包括：在叠层结构上形成第一缓冲层；在第一缓冲层上形成至少一组牺牲叠层，每组牺牲叠层包括第一掩模层和位于第一掩模层上的第二缓冲层；在牺牲叠层上形成第二掩模层；形成覆盖第二掩模层与切割区的填充层；对填充层进行退火处理；研磨填充层，并停止于第二掩模层；去除第二掩模层以暴露牺牲叠层；同时研磨第二缓冲层和部分填充层，并停止于第一掩膜层；去除第一掩膜层；以及研磨填充层，并停止于第一缓冲层。通过该制造方法不但修复了因退火步骤导致的器件区与切割区的高度差，而且修复了由于填充层沉积不均匀的而导致的高度差，使得3D存储器件的表面更加平坦。
-
公开(公告)号：CN110379724B
公开(公告)日：2021-04-06
申请号：CN201910503430.8
申请日：2019-06-11
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/66 , H01L23/544
摘要： 本发明为掩膜板、三维存储器及相关制备与测量方法，公开了一种掩膜板、三维存储器、三维存储器台阶区域的形成方法以及三维存储器台阶区域内台阶偏移量的确定方法，其中，所述掩膜板，应用于三维存储器台阶区域的刻蚀工艺中，包括：若干第一图案，所述若干第一图案与所述三维存储器台阶区域内的若干台阶的预设形成位置一一对应，用于在所述台阶的预设形成位置内的第一位置形成测量标记。
-
公开(公告)号：CN112310105A
公开(公告)日：2021-02-02
申请号：CN202011185285.2
申请日：2020-10-30
申请人： 长江存储科技有限责任公司
发明人： 李思晢
IPC分类号： H01L27/11568 , H01L27/11582
摘要： 本发明公开了一种半导体器件的制作方法及半导体器件。所述半导体器件的制作方法包括：在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层；形成纵向贯穿所述堆栈层的存储沟道孔和虚拟沟道孔；在所述存储沟道孔和所述虚拟沟道孔的内表面形成牺牲层；在所述堆栈层上形成覆盖所述虚拟沟道孔的保护层；去除所述存储沟道孔中的牺牲层。本发明能够避免虚拟沟道孔的侧壁被损坏，进而避免字线漏电，提高半导体器件的性能。
-
公开(公告)号：CN111403389A
公开(公告)日：2020-07-10
申请号：CN202010190575.X
申请日：2020-03-18
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11519 , H01L27/11524 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11582
摘要： 本发明提供了一种三维存储器件结构及形成方法，所述形成方法的特征在于：在基底上形成有多个存储堆叠结构，相邻的所述存储堆叠结构之间通过设置切割道进行分隔，在所述切割道中形成有虚设图形结构，光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间。本发明在三维存储器件结构的形成过程中，通过在切割道中引入虚设图形结构，将光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间，使所述光刻对准图形不会因热处理等工艺过程的应力影响而产生偏移，确保光刻工艺的对准精度。
-
-
-
-
-
-
-
-
-
搜索结果
103 条记录 (耗时 0.036 秒)
