公开(公告)号：CN115206983A

公开(公告)日：2022-10-18

申请号：CN202210047657.8

申请日：2022-01-17

申请人： 爱思开海力士有限公司

发明人： 金场院

IPC分类号： H01L27/11556 ,  H01L27/11565 ,  H01L27/11582 ,  H01L27/11519 ,  H01L23/522

摘要： 本公开涉及一种具有沟道插塞的半导体存储器装置。一种半导体器装置包括：狭缝图案和沟槽图案，该狭缝图案和沟槽图案被设置为在第一方向上基本上彼此平行地延伸；以及沟道插塞，该沟道插塞在狭缝图案和沟槽图案之间。沟道插塞包括与狭缝图案相邻的第一沟道插塞。第一沟道插塞的顶表面形状是椭圆形形状。第一沟道插塞的长轴方向和第一方向形成锐角。

公开(公告)号：CN115117076A

公开(公告)日：2022-09-27

申请号：CN202110971244.4

申请日：2021-08-20

申请人： 铠侠股份有限公司

发明人： 桥本惇一 ,  佐佐木俊行

IPC分类号： H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L21/67

摘要： 本公开涉及半导体装置的制造方法，该方法包括：准备高低差构造体，该高低差构造体配置于半导体基板，包括第1区域及自半导体基板起的高度比第1区域低的第2区域；和通过向第1区域及第2区域照射离子束来对高低差构造体进行蚀刻，向第1区域照射的离子束的照射量比向第2区域照射的离子束的照射量大。

公开(公告)号：CN115084159A

公开(公告)日：2022-09-20

申请号：CN202111515703.4

申请日：2021-12-13

申请人： 铠侠股份有限公司

发明人： 越智悠介 ,  胜又竜太 ,  福田真大

IPC分类号： H01L27/1157 ,  H01L27/11582 ,  H01L27/11565 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11519 ,  G11C7/18 ,  G11C7/24 ,  G11C16/22

摘要： 实施方式提供能够比以往更加小型化的半导体存储装置。实施方式的半导体存储装置(10)具有：多个导电体层(40)，在z方向上层叠；位线(BL)，以在y方向上排列多个的方式形成；柱(50)，与位线(BL)连接；以及绝缘体(91、92)，设置为将配置有多个柱(50)的区域划分为多个单元区域(CAR)。包含在末端列(LNe)且相互相邻的柱(50)彼此的间隔在至少一部分处相比包含在内部列(LNi)且相互相邻的柱(50)彼此的间隔得到扩大。

公开(公告)号：CN115084153A

公开(公告)日：2022-09-20

申请号：CN202210144610.3

申请日：2022-02-17

申请人： 三星电子株式会社

发明人： 金佐燮 ,  朴凤泰 ,  沈载株 ,  赵诚一

IPC分类号： H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578

摘要： 发明构思提供了半导体器件和包括其的电子系统。该半导体器件可以包括第一单元块和第二单元块，第一单元块包括第一电极结构和穿透第一电极结构的第一沟道，第一电极结构包括堆叠在基板上的第一电极，第二单元块包括第二电极结构和穿透第二电极结构的第二沟道，第二电极结构包括堆叠在基板上的第二电极。第一和第二电极结构可以在第一方向上延伸。第一电极结构可以在第二方向上具有第一宽度，第二电极结构可以具有大于第一宽度的第二宽度。第一电极结构的侧表面和与其相邻的第一沟道可以彼此间隔开第一距离，并且第二电极结构的侧表面和与其相邻的第二沟道可以彼此间隔开不同于第一距离的第二距离。

公开(公告)号：CN115020419A

公开(公告)日：2022-09-06

申请号：CN202110849501.7

申请日：2021-07-27

申请人： 铠侠股份有限公司

发明人： 新原章汰

IPC分类号： H01L27/11565 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/11519 ,  H01L27/11548 ,  H01L27/11556

摘要： 实施方式提供一种能使半导体存储装置小型化的半导体存储装置及其制造方法，所述半导体存储装置包含将接点与阶梯形状的阶面连接的构造。实施方式的半导体存储装置具有阶梯部、柱状体及接点。阶梯部设置在多个导电层与多个绝缘层交替地逐层积层而成的积层体的第1区域，且包含阶梯，所述阶梯具有导电层作为阶面且在与积层体的积层方向交叉的第1方向上排列成n列(n为3以上的整数)。柱状体设置在积层体的第2区域，在积层方向上贯通，在与多个导电层对向的位置构成多个存储单元。接点与阶面连接。另外，阶梯部包含的阶梯分别在与积层方向及第1方向交叉的第2方向上，在具有多个导电层中的p个(n＝p)导电层的各第1阶升阶。阶梯各自具有的阶面中，在第1方向上排列的阶面的高度互不相同，在第1方向上，在具有多个导电层中的1个导电层的各第2阶升阶。

公开(公告)号：CN114975468A

公开(公告)日：2022-08-30

申请号：CN202111541608.1

申请日：2021-12-16

申请人： 铠侠股份有限公司

发明人： 中上恒平

IPC分类号： H01L27/11573 ,  H01L27/11565 ,  H01L27/11582 ,  H01L27/11529 ,  H01L27/11519 ,  H01L27/11556

摘要： 实施方式提供一种集成性优异的半导体存储装置及其制造方法。实施方式的半导体存储装置具有半导体衬底、第1晶体管、第2晶体管、元件分离区域、及第1绝缘层。半导体衬底包含排列在第1方向的第1阱区域与第2阱区域。第1晶体管包含第1阱区域、第1栅极绝缘层、第1栅极电极、及第2栅极电极。第2晶体管包含第2阱区域、第2栅极绝缘层、第3栅极电极、及第4栅极电极。元件分离区域处于第1阱区域与第2阱区域之间。第1绝缘层处于元件分离区域的上方。第1绝缘层具有与第1栅极电极重叠的第1突出部、及与第3栅极电极重叠的第2突出部。第2栅极电极的一部分处于第1突出部的上方。第4栅极电极的一部分处于第2突出部的上方。

公开(公告)号：CN114975452A

公开(公告)日：2022-08-30

申请号：CN202111004087.6

申请日：2021-08-30

申请人： 铠侠股份有限公司

发明人： 饭野浩光 ,  竹下俊平 ,  山本直树 ,  野岛和弘

IPC分类号： H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11582

摘要： 实施方式提供一种容易形成阶梯部的半导体存储装置。实施方式的半导体存储装置10具备：积层部100，将多个导电体层40沿z方向积层；及阶梯部200，将多个导电体层40沿y方向阶梯状引出。阶梯部200中包含着下侧阶梯部220与上侧阶梯部210。在上侧阶梯部210中，以沿z方向越朝下侧阶梯部220侧行进，导电体层40朝沿y方向的一侧延伸得越长的方式形成。下侧阶梯部220形成在比上侧阶梯部210更靠沿y方向与所述一侧为相反侧的位置。

公开(公告)号：CN114765156A

公开(公告)日：2022-07-19

申请号：CN202110029389.2

申请日：2021-01-11

申请人： 华邦电子股份有限公司

发明人： 林宗玮 ,  廖俊谚 ,  吴俊昇

IPC分类号： H01L23/528 ,  H01L21/768 ,  H01L27/11519 ,  H01L27/11565

摘要： 本文公开一种字线布局及其形成方法，该字线布局包括：第一字线组，位于基底上，且包括多个L型第一字线，每个第一字线具有互相连接的第一线段及第二线段，其中第一线段沿第一方向延伸，第二线段沿第二方向延伸，且第一方向垂直第二方向；第二字线组，位于基底上，且包括多个L型第二字线，每个第二字线具有互相连接的第一线段及第二线段，其中第一线段沿第一方向延伸，第二线段沿第二方向延伸，其中第一字线组与第二字线组并列设置，且沿平行于第一方向的对称轴互相对称；以及I型第三字线，设置于第一字线组与第二字线组的外侧，且沿第一方向延伸并跨过该对称轴。

公开(公告)号：CN113410245B

公开(公告)日：2022-07-19

申请号：CN202110511671.4

申请日：2020-07-03

申请人： 长江存储科技有限责任公司

发明人： 徐伟 ,  夏季 ,  周文斌

IPC分类号： H01L27/11565 ,  H01L27/1157 ,  H01L27/11582

摘要： 一种3D NAND存储器及其形成方法包括：提供半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构；形成沿垂直于所述半导体衬底的方向贯穿所述堆叠结构的阵列共源极，所述阵列共源极被第一隔断结构隔开成至少两个子阵列共源极，所述第一隔断结构位于部分所述堆叠结构中；在所述第一隔断结构及所述阵列共源极上形成金属层，所述金属层至少接触相邻的两个所述子阵列共源极，从而使至少两个所述子阵列共源极电连接。本发明的工艺难度较小，不会存在刻蚀的负载，并且一整段连续的金属层使得阵列共源极中的横向电流方向被优化。

公开(公告)号：CN114747007A

公开(公告)日：2022-07-12

申请号：CN202180006705.2

申请日：2021-05-21

申请人： 桑迪士克科技有限责任公司

发明人： 崔志欣 ,  R·高塔姆 ,  H·奇布文戈泽

IPC分类号： H01L27/11519 ,  H01L27/11565 ,  H01L27/11529 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11521 ,  G11C16/04

摘要： 本发明描述了用于在存储器单元块下方的基板中提供分离的源极区的装置和技术。该源极区可由相应的电压驱动器分别驱动，以提供诸如更均匀的编程和擦除速度以及更窄的阈值电压分布的益处。在一种方法中，提供单个源极区并且通过蚀刻沟槽以及用绝缘材料填充该沟槽来将该源极区分成多个源极区。到该源极区的触点可包括柱形触点，该柱形触点对于每个源极区延伸穿过该块。在另一种方法中，一个或多个平面触点对于每个源极区延伸穿过该块。在另一方面，编程操作在编程操作的验证测试期间向相应源极区施加不同电压。