公开(公告)号：CN107025927A

公开(公告)日：2017-08-08

申请号：CN201710017894.9

申请日：2017-01-10

Applicant: 三星电子株式会社

Inventor： 姜奎彰 ,  梁熙甲

IPC: G11C11/406

Abstract: 一种存储器设备，包括存储器组、行选择电路和刷新控制器。存储器组包括多个存储器块，并且每个存储器块包括以行和列布置的多个存储器单元。所述行选择电路相对于存储器组执行访问操作，并相对于物理上与被密集地访问的行相邻的行执行锤刷新操作。所述刷新控制器控制所述行选择电路，以使得在访问操作的行激活时间期间执行所述锤刷新操作。可以有效地执行锤刷新操作，并且可以在访问操作的行激活时间期间执行锤刷新操作来增强存储器设备的性能。

公开(公告)号：CN117711459A

公开(公告)日：2024-03-15

申请号：CN202310989356.1

申请日：2023-08-08

Applicant: 三星电子株式会社

Inventor： 赵诚珍 ,  姜奎彰 ,  朴乾雨 ,  申东学

IPC: G11C11/408 ,  G11C11/418

Abstract: 提供一种半导体装置。所述半导体装置包括：存储器单元阵列，包括电连接到多条字线和多条位线的多个存储器单元；字线驱动电路，包括电连接到所述多条字线的多个子字线解码器；以及控制逻辑，被构造为确定所述多条字线之中的被选择的字线和未选择的字线，并且被构造为控制所述字线驱动电路，使得所述未选择的字线中的与所述被选择的字线相邻的至少一条字线在所述被选择的字线的电压返回到初始电平的时间段中的至少一部分时间段期间被浮置。

公开(公告)号：CN107025927B

公开(公告)日：2020-09-22

申请号：CN201710017894.9

申请日：2017-01-10

Applicant: 三星电子株式会社

Inventor： 姜奎彰 ,  梁熙甲

IPC: G11C11/406

Abstract: 一种存储器设备，包括存储器组、行选择电路和刷新控制器。存储器组包括多个存储器块，并且每个存储器块包括以行和列布置的多个存储器单元。所述行选择电路相对于存储器组执行访问操作，并相对于物理上与被密集地访问的行相邻的行执行锤刷新操作。所述刷新控制器控制所述行选择电路，以使得在访问操作的行激活时间期间执行所述锤刷新操作。可以有效地执行锤刷新操作，并且可以在访问操作的行激活时间期间执行锤刷新操作来增强存储器设备的性能。

公开(公告)号：CN119964615A

公开(公告)日：2025-05-09

申请号：CN202411453924.7

申请日：2024-10-17

Applicant: 三星电子株式会社

Inventor： 朴乾雨 ,  姜奎彰

IPC: G11C11/4063 ,  H10B12/00 ,  G11C11/408 ,  G11C11/4094

Abstract: 一种半导体存储器件包括第一芯片和第二芯片。第一芯片包括第一单元阵列片以及与第一单元阵列片相邻的第二单元阵列片。第二芯片与第一芯片形成堆叠结构，并且包括第一子字线驱动器和第二子字线驱动器，第一子字线驱动器被配置为生成从第一单元阵列片和第二单元阵列片中的每一个的一侧向第一字线施加的第一驱动信号，第二子字线驱动器被配置为生成从第一单元阵列片和第二单元阵列片中的每一个的与该一侧相对的另一侧向第二字线施加的第二驱动信号。

公开(公告)号：CN117727345A

公开(公告)日：2024-03-19

申请号：CN202311076131.3

申请日：2023-08-24

Applicant: 三星电子株式会社

Inventor： 李昌永 ,  姜奎彰

IPC: G11C7/06 ,  G11C11/4091

Abstract: 感测放大器、存储器装置和存储器装置的操作方法被提供。所述感测放大器包括：第一隔离晶体管，通过第一位线连接到第一存储器单元；第二隔离晶体管，通过第二位线连接到第二存储器单元；以及感测放大电路系统，通过第一隔离晶体管连接到第一存储器单元，通过第二隔离晶体管连接到第二存储器单元，并且将与存储在第一存储器单元或第二存储器单元中的单元电压对应的数据锁存到一对感测位线，其中，感测放大电路系统被配置为：在电荷共享操作在第一存储器单元与第一位线之间或者在第二存储器单元与第二位线之间被执行的同时，执行偏移消除操作。

公开(公告)号：CN119905122A

公开(公告)日：2025-04-29

申请号：CN202410680302.1

申请日：2024-05-29

Applicant: 三星电子株式会社

Inventor： 李昊锡 ,  姜奎彰 ,  郑強燮 ,  金多荣 ,  朴荣奭

IPC: G11C5/02 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C8/14

Abstract: 一种半导体存储器装置可以包括：第一芯片，其包括彼此相邻并且包括存储器单元的第一阵列矩阵和第二阵列矩阵；以及第二芯片，其位于第一芯片下方，并且包括被配置为驱动存储器单元的读出放大器，其中，第一单元位线位于第一阵列矩阵中，并且第二单元位线位于第二阵列矩阵中，其中，第一位线和第一互补位线位于第一阵列矩阵下方，并且第二位线和第二互补位线位于第二阵列矩阵下方，并且其中，第一位线和第二位线分别连接到第一单元位线和第二单元位线，第一互补位线和第二互补位线分别连接到第二单元位线和第一单元位线。

公开(公告)号：CN119364760A

公开(公告)日：2025-01-24

申请号：CN202410998996.3

申请日：2024-07-24

Applicant: 三星电子株式会社

Inventor： 金泰振 ,  朴台镇 ,  姜奎彰 ,  李贤奎 ,  林晟洙

IPC: H10B12/00

Abstract: 一种半导体装置包括：下电路图案、位线屏蔽结构、第一绝缘中间层、位线结构、第一接触插塞、沟道和电容器。下电路图案在衬底上。位线屏蔽结构在下电路图案上。第一绝缘中间层在延伸穿过位线屏蔽结构的开口中。位线结构在位线屏蔽结构上，并且在基本上垂直于衬底的上表面的竖直方向上与位线屏蔽结构至少部分地重叠。第一接触插塞延伸穿过第一绝缘中间层以接触位线结构，并且电连接到下电路图案。沟道在位线结构上。电容器在沟道上并且电连接至沟道。

公开(公告)号：CN119943102A

公开(公告)日：2025-05-06

申请号：CN202410964722.2

申请日：2024-07-18

Applicant: 三星电子株式会社

Inventor： 赵埈熙 ,  南仁哲 ,  姜奎彰 ,  金尚玧 ,  金善瑛 ,  朴钟旭 ,  李昊锡 ,  郑强燮

IPC: G11C7/18 ,  G11C7/06 ,  G11C7/12

Abstract: 一种存储器件，包括存储单元阵列、感测放大器、电压产生电路和控制电路。存储单元阵列包括：多条位线，连接到多个存储单元；以及屏蔽位线，布置在多条位线之间以及多条位线的下部上。感测放大器被配置为：感测并放大从多个存储单元之中选择的存储单元中存储的数据。电压产生电路被配置为：基于存储器件的电源电压来产生位线预充电电压和内部电源电压。控制电路被配置为：选择性地向屏蔽位线提供位线预充电电压或内部电源电压。

公开(公告)号：CN119155997A

公开(公告)日：2024-12-17

申请号：CN202410422790.6

申请日：2024-04-09

Applicant: 三星电子株式会社

Inventor： 朴乾雨 ,  姜奎彰

IPC: H10B12/00 ,  G11C5/06 ,  G11C11/408 ,  G11C11/4097

Abstract: 提供了一种具有行译码器电路架构的存储器件。所述存储器件包括外围电路结构和设置在所述外围电路结构上并与所述外围电路结构竖直交叠的单元阵列结构。所述单元阵列结构可以包括多个存储块，所述多个存储块包括多个竖直沟道晶体管结构和分别连接到所述竖直沟道晶体管结构的多个电容器结构。外围电路结构包括行译码器，所述行译码器连接到所述多个存储块的多条字线，并且所述行译码器包括：第一电路组，所述第一电路组共同连接到所述多个存储块；以及第二电路组，所述第二电路组连接到所述多个存储块中的每一者。

公开(公告)号：CN117316207A

公开(公告)日：2023-12-29

申请号：CN202310265448.5

申请日：2023-03-13

Applicant: 三星电子株式会社

Inventor： 李昌永 ,  姜奎彰 ,  申东学 ,  尹炫喆

IPC: G11C7/06 ,  G11C7/10 ,  G11C7/12

Abstract: 在感测放大器电路中，第一晶体管电连接在第一位线和第一节点之间，第一反相器包括连接至第一节点的第一输入端子和第一输出端子，并且第二反相器包括连接至第二节点的第二输入端子和第二输出端子。第二晶体管电连接在第一输出端子和第二节点之间，并且第三晶体管电连接在第二输出端子和第一节点之间。预充电电路在第一时间段期间将第一电压传输至第一节点和第二节点，并在第二时间段期间将高于第一电压的第二电压传输至第一节点和第二节点。