-
公开(公告)号：CN110010173B
公开(公告)日：2024-12-06
申请号：CN201811352239.X
申请日：2018-11-14
Applicant: 三星电子株式会社
IPC: G06F1/3296 , G11C11/406 , G11C11/4074
Abstract: 本发明提供一种操作存储器装置的方法以及一种刷新由非易失性存储器装置的存储器单元存储的数据的方法。具有存储器单元的存储器装置在正常模式、第一自刷新模式和第二自刷新模式中操作。第一自刷新模式提供用于在不具有外部命令的情况下保持存储在存储器单元中的数据的自刷新操作。从第一自刷新模式返回正常模式所需的时间比参考时间短。第二自刷新模式也提供所述自刷新操作，但是从第二自刷新模式返回正常模式所需的时间比参考时间长。与第二自刷新模式相比，正常模式向存储器单元提供较高的工作电压。
-
公开(公告)号：CN117636941A
公开(公告)日：2024-03-01
申请号：CN202311022803.2
申请日：2023-08-14
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408 , G11C11/4091 , G11C11/4094
Abstract: 公开了一种存储器装置。所述存储器装置包括：多个子阵列区域，各自包括多个存储器单元；多个接触区域，位于所述多个子阵列区域之间；多条字线，各自在第一方向上延伸以穿过所述多个子阵列区域和所述多个接触区域；以及多个子字线驱动器，在所述多个子阵列区域下方并且被配置为驱动所述多条字线，其中，所述多个接触区域中的每个包括将所述多条字线之中的相应的字线电连接到子字线驱动器的多个接触件。
-
公开(公告)号：CN109767799A
公开(公告)日：2019-05-17
申请号：CN201811293640.0
申请日：2018-11-01
Applicant: 三星电子株式会社
IPC: G11C11/4091
CPC classification number: G11C7/12 , G11C7/06 , G11C7/18 , G11C11/4091 , G11C11/4094 , G11C11/4097 , G11C2207/12
Abstract: 提供了一种存储器电路和包括该存储器电路的存储器设备。存储器电路可以连接到位线和互补位线，并且被配置为对位线和互补位线执行预充电。该存储器电路可以包括：均衡器，被配置为响应于均衡信号通过将位线与互补位线连接来均衡位线和互补位线的电压电平；以及预充电器，被配置为响应于预充电信号将位线和互补位线预充电到预充电电压。均衡信号和预充电信号可以经由单独的线接收。
-
公开(公告)号：CN119943102A
公开(公告)日：2025-05-06
申请号：CN202410964722.2
申请日：2024-07-18
Applicant: 三星电子株式会社
Abstract: 一种存储器件，包括存储单元阵列、感测放大器、电压产生电路和控制电路。存储单元阵列包括：多条位线，连接到多个存储单元；以及屏蔽位线，布置在多条位线之间以及多条位线的下部上。感测放大器被配置为：感测并放大从多个存储单元之中选择的存储单元中存储的数据。电压产生电路被配置为：基于存储器件的电源电压来产生位线预充电电压和内部电源电压。控制电路被配置为：选择性地向屏蔽位线提供位线预充电电压或内部电源电压。
-
公开(公告)号：CN117746945A
公开(公告)日：2024-03-22
申请号：CN202310671766.1
申请日：2023-06-07
Applicant: 三星电子株式会社
IPC: G11C11/4091 , G11C11/408 , G11C11/4094
Abstract: 提供了一种能够自适应地控制偏置的半导体存储器件和操作该半导体存储器件的方法。该半导体存储器件包括：存储单元区，包括被施加第一偏压的多个第一晶体管；以及外围电路区，在第一方向上与存储单元区重叠并且包括被施加第二偏压的多个第二晶体管，对第二偏压的控制与第一偏压不同。
-
Patent Agency Ranking
公开(公告)号：CN103377158B
公开(公告)日：2018-04-20
申请号：CN201310136956.X
申请日：2013-04-19
Applicant: 三星电子株式会社
IPC: G06F13/16
CPC classification number: G11C11/40615 , G11C11/40611 , G11C11/40618 , G11C11/40622 , G11C11/408 , G11C11/4096 , G11C2211/4061
Abstract: 存储装置可以包括：存储单元阵列，其包括多个行的易失性存储单元，所述多个行包括弱单元行和正常单元行；命令解码器，其被配置为从存储装置外部的源接收命令；地址表，其存储用于识别对应的弱单元行的多个弱单元行地址；刷新控制电路，其被配置为控制存储单元阵列的操作，以周期性地刷新易失性存储单元的多个行，其中，所述刷新控制电路被配置为被配置为响应于命令解码器接收用于写入到弱单元行的写入命令而引起弱单元行的刷新操作，其中由在地址表中存储的弱单元行地址识别该弱单元行。
-
公开(公告)号：CN103377158A
公开(公告)日：2013-10-30
申请号：CN201310136956.X
申请日：2013-04-19
Applicant: 三星电子株式会社
IPC: G06F13/16
CPC classification number: G11C11/40615 , G11C11/40611 , G11C11/40618 , G11C11/40622 , G11C11/408 , G11C11/4096 , G11C2211/4061
Abstract: 存储装置可以包括：存储单元阵列，其包括多个行的易失性存储单元，所述多个行包括弱单元行和正常单元行；命令解码器，其被配置为从存储装置外部的源接收命令；地址表，其存储用于识别对应的弱单元行的多个弱单元行地址；刷新控制电路，其被配置为控制存储单元阵列的操作，以周期性地刷新易失性存储单元的多个行，其中，所述刷新控制电路被配置为被配置为响应于命令解码器接收用于写入到弱单元行的写入命令而引起弱单元行的刷新操作，其中由在地址表中存储的弱单元行地址识别该弱单元行。
-
公开(公告)号：CN109767799B
公开(公告)日：2024-04-19
申请号：CN201811293640.0
申请日：2018-11-01
Applicant: 三星电子株式会社
IPC: G11C11/4091
Abstract: 提供了一种存储器电路和包括该存储器电路的存储器设备。存储器电路可以连接到位线和互补位线，并且被配置为对位线和互补位线执行预充电。该存储器电路可以包括：均衡器，被配置为响应于均衡信号通过将位线与互补位线连接来均衡位线和互补位线的电压电平；以及预充电器，被配置为响应于预充电信号将位线和互补位线预充电到预充电电压。均衡信号和预充电信号可以经由单独的线接收。
-
公开(公告)号：CN117746944A
公开(公告)日：2024-03-22
申请号：CN202311102555.2
申请日：2023-08-29
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4094 , G11C11/4091 , G11C11/4074
Abstract: 提供了具有外围上单元结构的存储器核心电路和存储器装置。所述存储器核心电路包括：(i)存储器单元阵列，在其中具有子单元阵列，以及(ii)核心控制电路，在其中具有子外围电路，使得每个子外围电路在对应的子单元阵列下方延伸。每个子单元阵列包括分别连接到字线和位线的存储器单元。每个子外围电路包括：子字线驱动器，被配置为驱动字线；位线感测放大器，被配置为感测位线的电压；行解码电路，被配置为控制子字线驱动器，以选择字线中的一条；电源电路，被配置为将电力供应到每个子外围电路；以及控制电路，被配置为控制每个子外围电路的操作。通过使用高效地提供核心控制电路的CoP结构，存储器核心电路的尺寸可被减小并且设计裕度可被增强。
-
公开(公告)号：CN113140243A
公开(公告)日：2021-07-20
申请号：CN202011445270.5
申请日：2020-12-08
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4074 , G11C7/06
Abstract: 提供了用于存储器装置的字线驱动器电路和操作其的方法。所述存储器装置包括字线驱动器电路，字线驱动器电路可使用随着命令变化的较低高电压来有利地减小晶体管上的栅极应力。所述存储器装置包括多个存储器块，响应于块选择信号将高电压或较低高电压提供给可变高电压线，并且基于所述命令将较低高电压的电平改变为低电压电平、中电压电平或高电压电平。所述存储器装置将较低高电压施加到连接到第一字线驱动信号的P型金属氧化物半导体(PMOS)晶体管的栅极，字线驱动信号驱动所述多个存储器块之中的未选择的存储器块的字线。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.029 seconds)
