-
公开(公告)号：CN107423230B
公开(公告)日：2021-07-13
申请号：CN201710357927.4
申请日：2017-05-19
申请人： 三星电子株式会社
IPC分类号： G06F12/02 , G06F12/0893 , G06F11/10
摘要： 公开了存储模块、具有该存储模块的计算系统以及测试计算系统的标签错误方法。该计算系统的方法包括：在处理器处将命令和地址输出到存储器模块；从存储器模块接收指示将对应于地址的标签与存储在存储器模块中的标签进行比较的结果的匹配/不匹配比特；在处理器处通过使用多数表决根据匹配/未匹配比特中确定高速缓存命中/未命中；以及在处理器处将所确定的高速缓存命中/未命中的信息输出到存储器模块。
-
公开(公告)号：CN110415755A
公开(公告)日：2019-11-05
申请号：CN201811626581.4
申请日：2018-12-28
申请人： 三星电子株式会社
摘要： DRAM器件包括第一端子、第二端子、第三端子、控制信号发生器、CRC单元、行解码器、列解码器和存储器单元阵列。控制信号发生器生成控制信号。CRC单元执行以下操作：对第一数据组执行第一CRC逻辑操作，第一数据组包括通过输入n位第一数据q次而生成的qn位第一数据；生成第一CRC结果信号；对第二数据组执行第二CRC逻辑操作；第二数据组包括通过输入n位第二数据q次而生成的qn位第二数据；生成第二CRC结果信号；以及基于第一CRC结果信号和第二CRC结果信号生成错误信号。响应于所述控制信号基于所述第二CRC结果信号生成所述错误信号，而不管所述第一CRC结果信号如何。
-
公开(公告)号：CN107767919A
公开(公告)日：2018-03-06
申请号：CN201710695779.7
申请日：2017-08-15
申请人： 三星电子株式会社
发明人： 孙钟弼
IPC分类号： G11C29/42
CPC分类号： G11C11/419 , G06F11/1048 , G11C7/08 , G11C7/18 , G11C29/04 , G11C29/42 , G11C2029/0411
摘要： 半导体存储器设备包括存储器单元阵列、控制逻辑电路、内部处理电路和纠错电路。控制逻辑电路响应于来自存储器控制器的命令生成内部处理模式信号。响应于内部处理模式信号，内部处理电路选择性地对从存储器单元阵列读取的第一数据集合执行内部处理操作，以输出处理结果数据。纠错电路对处理结果数据执行纠错码(ECC)编码，以生成第二奇偶校验数据，并且将处理结果数据和第二奇偶校验数据存储在存储器单元阵列中。纠错电路通过选择多个ECC中与第一ECC相同的ECC来生成第二奇偶校验数据。
-
公开(公告)号：CN102467971B
公开(公告)日：2016-08-03
申请号：CN201110361944.8
申请日：2011-11-15
申请人： 三星电子株式会社
IPC分类号： G11C17/16 , G11C17/18 , H01L23/525
CPC分类号： H01L27/101 , G11C17/14 , G11C17/18 , H01L2924/0002 , H01L2924/00
摘要： 提供一种包括熔丝的半导体器件以及操作其的方法。半导体器件包括熔丝阵列、第一寄存器单元以及第二寄存器单元。熔丝阵列包括多个行和列；第一寄存器单元从熔丝阵列接收至少一行的熔丝数据。至少一行的熔丝数据的熔丝数据通过第一寄存器单元并行接收。第二寄存器单元从第一寄存器单元一次至少一位地接收熔丝数据。
-
公开(公告)号：CN102467971A
公开(公告)日：2012-05-23
申请号：CN201110361944.8
申请日：2011-11-15
申请人： 三星电子株式会社
IPC分类号： G11C17/16 , G11C17/18 , H01L23/525
CPC分类号： H01L27/101 , G11C17/14 , G11C17/18 , H01L2924/0002 , H01L2924/00
摘要： 提供一种包括熔丝的半导体器件以及操作其的方法。半导体器件包括熔丝阵列、第一寄存器单元以及第二寄存器单元。熔丝阵列包括多个行和列；第一寄存器单元从熔丝阵列接收至少一行的熔丝数据。至少一行的熔丝数据的熔丝数据通过第一寄存器单元并行接收。第二寄存器单元从第一寄存器单元一次至少一位地接收熔丝数据。
-
公开(公告)号：CN117935876A
公开(公告)日：2024-04-26
申请号：CN202311241481.0
申请日：2023-09-25
申请人： 三星电子株式会社
发明人： 孙钟弼
IPC分类号： G11C11/406 , G11C11/408
摘要： 公开了一种半导体存储器装置及其刷新方法和半导体装置。该半导体存储器装置包括：存储器单元阵列，其包括多个存储器存储体；命令解码器，其被配置为对从外部源接收的每存储体刷新命令和剩余存储体刷新命令进行解码；以及刷新控制器，其被配置为控制所述存储器单元阵列执行每存储体刷新操作以用于刷新多个存储器存储体中的基于命令解码器的每存储体刷新命令的解码结果的一个存储器存储体，其中，刷新控制器被配置为在一个刷新循环期间响应于剩余存储体刷新命令执行剩余存储体刷新操作以用于刷新多个存储器存储体中的一个存储器存储体以外的剩余的存储器存储体。
-
公开(公告)号：CN113539324A
公开(公告)日：2021-10-22
申请号：CN202110426318.6
申请日：2021-04-20
申请人： 三星电子株式会社
IPC分类号： G11C11/408
摘要： 一种存储器模块包括安装在电路板上的半导体存储器装置和安装在电路板上的控制装置。每个半导体存储器装置包括存储数据的存储器单元阵列。控制装置从外部装置接收命令和访问地址，并且将命令和访问地址提供至半导体存储器装置。每个半导体存储器装置响应于通电信号或复位信号执行地址交换操作，以随机地交换访问地址的一部分比特，以产生交换后的地址，并且响应于访问地址启用存储器单元阵列中的字线中的对应的目标字线，使得半导体存储器装置中的两个或更多个启用不同的目标字线。
-
公开(公告)号：CN110910928A
公开(公告)日：2020-03-24
申请号：CN201910857211.X
申请日：2019-09-11
申请人： 三星电子株式会社
IPC分类号： G11C11/408
摘要： 公开一种存储器模块。一种存储器模块包括：多个存储器器件，均包括存储器单元阵列；以及寄存器时钟驱动器，连接到存储器器件。寄存器时钟驱动器检测与存储器单元阵列的字线对应的行地址之中的行锤击地址，将从存储器控制器接收的用于刷新存储器单元阵列的多个刷新命令之中的刷新命令转换为行锤击刷新命令，并将行锤击刷新命令和行锤击地址发送到所述多个存储器器件中的每个。
-
公开(公告)号：CN110675904A
公开(公告)日：2020-01-10
申请号：CN201910417613.8
申请日：2019-05-20
申请人： 三星电子株式会社
发明人： 孙钟弼
IPC分类号： G11C11/4094
摘要： 包括连接到多个字线的多个存储器单元的存储器设备的操作方法，该操作方法包括：从外部设备接收第一激活命令，在接收第一激活命令之后从外部设备接收至少一个操作命令，在接收至少一个操作命令之后接收预充电命令，并且在接收预充电命令之后从外部设备接收第二激活命令。当至少一个操作命令不包括写入命令时，在从接收预充电命令的时间起经过第一预充电参考时间之后接收第二激活命令。当至少一个操作命令包括写入命令时，在从接收预充电命令的时间起经过第二预充电参考时间之后接收第二激活命令。
-
公开(公告)号：CN1825591A
公开(公告)日：2006-08-30
申请号：CN200610005014.8
申请日：2006-01-18
申请人： 三星电子株式会社
IPC分类号： H01L27/105 , H01L27/108
CPC分类号： H01L27/0207 , H01L27/105 , H01L27/10897 , H01L27/11898
摘要： 本发明涉及一种半导体存储器件，包括：单元区域，其包括多个单位存储单元；以及外围电路区域，所述外围电路区域包括用于操作所述多个存储单元的多个外围电路器件以及在伪电路图案区域与至少一个外围电路器件相邻地形成的至少一个操作电容器。
-
-
-
-
-
-
-
-
-
搜索结果
39 条记录 (耗时 0.032 秒)
