公开(公告)号：CN104956445B

公开(公告)日：2019-07-05

申请号：CN201480006176.6

申请日：2014-01-22

Applicant: 高通股份有限公司

Inventor： J·P·金 ,  T·金 ,  S·金

IPC: G11C17/02 ,  G06F11/10 ,  G11C17/14 ,  G11C29/02 ,  G11C17/18

CPC classification number: G06F11/1048 ,  G11C11/16 ,  G11C17/02 ,  G11C17/146 ,  G11C17/18 ,  G11C29/027 ,  G11C2029/4402

Abstract: 一种电路包括第一一次性可编程(OTP)元件和第二OTP元件。该电路还包括被耦合成从该第一OTP元件接收数据的第一表示的检错电路系统。该电路进一步包括响应于该检错电路系统的输出以基于该数据的第一表示或者基于来自第二OTP元件的该数据的第二表示来输出OTP读取结果的输出电路系统。

公开(公告)号：CN106469726B

公开(公告)日：2019-05-21

申请号：CN201610101190.5

申请日：2016-02-24

Applicant: 力旺电子股份有限公司

Inventor： 翁伟哲 ,  吴孟益 ,  何秉隆

IPC: H01L27/112 ,  G11C17/16 ,  G11C17/18

CPC classification number: G11C17/16 ,  G11C17/18 ,  H02J1/00 ,  H02J4/00

Abstract: 本发明公开一种反熔丝型一次编程的存储单元结构及其相关的阵列结构。第一掺杂区、第二掺杂区、第三掺杂区与第四掺杂区形成于阱区内。栅极氧化层覆盖于阱区的表面。第一栅极形成于第一掺杂区与第二掺杂区之间的栅极氧化层上，且第一栅极连接至字符线。第二栅极形成于第三掺杂区与第四掺杂区之间的栅极氧化层上，且第二栅极连接至字符线。第三栅极形成于第二掺杂区与第三掺杂区之间的栅极氧化层上，且第三栅极连接至反熔丝控制线。第一掺杂区与第四掺杂区连接至位线。

公开(公告)号：CN104969299B

公开(公告)日：2018-11-23

申请号：CN201480007438.0

申请日：2014-01-31

Applicant: 高通股份有限公司

Inventor： X·李 ,  B·杨

IPC: G11C17/16

CPC classification number: G11C17/18 ,  G06F17/5045 ,  G11C5/06 ,  G11C5/146 ,  G11C7/12 ,  G11C11/40 ,  G11C11/404 ,  G11C11/5692 ,  G11C16/04 ,  G11C17/16 ,  G11C2211/4016

Abstract: 一种方法包括在半导体晶体管结构处选择性地创建第一击穿状况和第二击穿状况。第一击穿状况是在该半导体晶体管结构的源极交叠区域与该半导体晶体管结构的栅极之间。第二击穿状况是在该半导体晶体管结构的漏极交叠区域与该栅极之间。

公开(公告)号：CN105612617B

公开(公告)日：2018-08-24

申请号：CN201480055773.8

申请日：2014-09-02

Applicant: 夏普株式会社

Inventor： 上田直树 ,  加藤纯男

IPC: H01L27/10 ,  G11C16/02 ,  G11C16/04 ,  H01L29/786

CPC classification number: G11C17/16 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0011 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0069 ,  G11C17/18 ,  G11C19/184 ,  G11C19/28 ,  G11C2213/15 ,  G11C2213/53 ,  G11C2213/74 ,  G11C2213/79 ,  H01L27/11206 ,  H01L29/1033 ,  H01L29/24 ,  H01L29/42356 ,  H01L29/7869

Abstract: 存储单元(101)包含：存储晶体管(10A)，其具有沟道长度L1和沟道宽度W1；以及多个选择晶体管(10B)，其各自与存储晶体管串联电连接且独立地具有沟道长度L2和沟道宽度W2，存储晶体管和多个选择晶体管各自具有由共同的氧化物半导体膜形成的活性层(7A)，存储晶体管是能从漏极电流Ids依赖于栅极电压Vg的半导体状态不可逆地变为漏极电流Ids不依赖于栅极电压Vg的电阻体状态的晶体管，沟道长度L2大于沟道长度L1。

公开(公告)号：CN108417241A

公开(公告)日：2018-08-17

申请号：CN201710472935.3

申请日：2017-06-21

Applicant: 格罗方德半导体股份有限公司

Inventor： J·A·法菲尔德 ,  E·D·亨特-施罗德 ,  D·L·阿南德

IPC: G11C29/44 ,  G11C29/00 ,  G11C17/18

CPC classification number: G11C29/78 ,  G11C17/16 ,  G11C17/18 ,  G11C29/50 ,  G11C29/50008 ,  G11C29/822 ,  G11C2029/5002 ,  G11C2029/5006 ,  G11C29/44 ,  G11C29/883

Abstract: 本发明涉及用于检测时间依赖介质击穿短路和信号留余测试的电路和方法。本公开涉及一种结构，其包括被配置为编程多个写入操作的双胞基元存储器、连接到所述双胞基元存储器并被配置为感测电流差分并锁存基于所述电流差分的差分电压的电流感测放大器、以及连接到所述电流感测放大器并被配置为向所述电流感测放大器添加所偏移电流以产生所述差分电压的至少一个电流源。

公开(公告)号：CN105765662B

公开(公告)日：2018-07-06

申请号：CN201480064108.5

申请日：2014-08-26

Applicant: 夏普株式会社

Inventor： 加藤纯男 ,  上田直树

IPC: G11C13/00 ,  G11C17/12 ,  H01L29/786

CPC classification number: G11C17/18 ,  G02F1/13452 ,  G02F1/1368 ,  G02F2201/123 ,  G11C13/0007 ,  G11C13/0069 ,  G11C17/16 ,  G11C17/165 ,  G11C19/28 ,  G11C2213/53 ,  H01L27/1052 ,  H01L27/11206 ,  H01L29/24 ,  H01L29/7869 ,  H01L29/78696

Abstract: 半导体装置(1001)具备存储单元和写入控制电路，存储单元包含存储晶体管(10A)，存储晶体管(10A)具有含有金属氧化物的活性层(7A)，存储晶体管(10A)是能从漏极电流Ids依赖于栅极‐源极间电压Vgs的半导体状态不可逆地变为漏极电流Ids不依赖于栅极‐源极间电压Vgs的电阻体状态的晶体管，在将存储晶体管(10A)的阈值电压设为Vth，将漏极‐源极间电压设为Vds时，写入控制电路以满足Vgs≥Vds+Vth的方式对施加到漏极(9dA)、源极(9sA)以及栅极电极(3A)的电压进行控制，由此进行向存储晶体管(10A)的写入。

公开(公告)号：CN103366820B

公开(公告)日：2018-07-03

申请号：CN201210396223.5

申请日：2012-10-18

Applicant: 爱思开海力士有限公司

Inventor： 车镇烨 ,  金载镒

IPC: G11C17/16 ,  G11C17/18

CPC classification number: G11C17/16 ,  G11C17/18

Abstract: 本发明公开了一种反熔丝电路，所述反熔丝电路包括：反熔丝单元，所述反熔丝单元包括能够响应于断裂信号而被编程的反熔丝，并被配置成产生与反熔丝的状态相对应的熔丝信号；虚设熔丝单元，所述虚设熔丝单元包括虚设熔丝，并被配置成产生与虚设熔丝的状态相对应的虚设熔丝信号；以及阻挡单元，所述阻挡单元被配置成响应于虚设熔丝信号的状态，而将熔丝信号输出作为熔丝输出信号。

公开(公告)号：CN107636762A

公开(公告)日：2018-01-26

申请号：CN201680028288.0

申请日：2016-03-25

Applicant: 海德威科技公司

Inventor： 诺真·杰 ,  王柏刚 ,  李元仁 ,  朱健 ,  刘焕龙

IPC: G11C11/16 ,  G11C11/409 ,  H01L43/12 ,  G11C17/02 ,  G11C17/16 ,  G11C17/18 ,  G11C11/00 ,  G11C11/419 ,  H01L27/22

CPC classification number: G11C17/18 ,  G11C11/005 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/409 ,  G11C11/419 ,  G11C17/02 ,  G11C17/16 ,  G11C2213/71 ,  H01L27/228 ,  H01L43/12

Abstract: 一种集成电路，包含由多个磁性OTP存储单元所形成的磁性OTP存储器阵列，磁性OTP存储单元具有包含固定磁性层、隧道势垒绝缘层、自由磁性层和第二电极的MTJ堆叠。当跨越磁性OTP存储单元施加电压时，MTJ堆叠和栅控晶体管的电阻形成分压器，以在MTJ堆叠上施加大电压让隧道势垒层击穿，而使固定层短路于自由层。集成电路具有多个MRAM阵列，其被配置为使得多个MRAM阵列中的每一个的性能和密度标准匹配于基于MOS晶体管的存储器，包括SRAM、DRAM和闪存存储器。集成电路可包括与磁性OTP存储器阵列连接的功能逻辑单元和用于提供数字数据储存的MRAM阵列。

公开(公告)号：CN103426481B

公开(公告)日：2018-01-19

申请号：CN201210555777.5

申请日：2012-12-19

Applicant: 爱思开海力士有限公司

Inventor： 朴洛圭

IPC: G11C17/16 ,  G11C17/18

CPC classification number: G11C29/808 ,  G11C17/16 ,  G11C17/18 ,  G11C29/787

Abstract: 本发明公开了一种半导体存储装置的列修复电路，所述半导体存储装置包括多个存储区块，并且执行列修复操作以替换存储区块中提供的多个存储器单元之中的故障单元。所述列修复电路包括被配置为执行列修复操作的两个或更多个熔丝单元。熔丝单元中的每个包括多个熔丝，并且以m个存储区块与一个熔丝相对应或者n个存储区块与一个熔丝相对应的方式来配置，其中，m和n是等于或大于1并且彼此不同的自然数。

公开(公告)号：CN104798199B

公开(公告)日：2017-12-05

申请号：CN201380060435.9

申请日：2013-11-21

Applicant: 高通股份有限公司

Inventor： Z·王

IPC: H01L27/10 ,  H01L23/525 ,  G11C17/16 ,  G11C17/18 ,  H01L27/112

CPC classification number: G11C17/16 ,  G11C17/18 ,  H01L23/5252 ,  H01L27/101 ,  H01L27/11206 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一个特征涉及包括金属栅极端的集成电路(IC)，该金属栅极端具有为p型或n型的栅极金属。该IC进一步包括具有p型掺杂或n型掺杂的第一半导体区域，以使得如果栅极金属为p型，则第一半导体区域具有n型掺杂，并且如果栅极金属为n型，则第一半导体区域具有p型掺杂。栅极电介质介于金属栅极端与第一半导体区域之间。栅极电介质具有栅极击穿电压VBDGSD，如果编程电压VPP的极性被取向为与同金属栅极端和第一半导体区域之间的边界区域相关联的内建电场EBIGSD平行，则与内建电场EBIGSD成比例地减小。